数字电子技术基础课件教学PPT作者沈任元思考题与习题

1、数字电子技术基础数字电子技术基础第第1 1章章门电路门电路 第第2 2章章逻辑代数逻辑代数 第第3 3章章组合电路组合电路 第第8 8章章数数/ /模转换模转换第第9 9章章综合分析综合分析第第4 4章章触发器触发器第第5 5章章时序电路时序电路第第7 7章章逻辑器件逻辑器件 第第6 6章章脉冲波形脉冲波形 1-1 填空题填空题 1）半导体是导电能力介于半导体是导电能力介于_和和_之间的物质。之间的物质。2）PN结加正向电压时结加正向电压时_，加反向电压时，加反向电压时_，这种，这种特性称为特性称为PN结的结的 特性。特性。3）三极管从结构上看可以分成三极管从结构上看可以分成 和和 两种类型。

2、两种类型。导体导体绝缘体绝缘体导通导通截止截止单向导电单向导电NPNPNP4）三极管截止的条件是）三极管截止的条件是 。三极管饱和导通。三极管饱和导通 的条件是的条件是 。三极管饱和导通的。三极管饱和导通的IBS是是 。 5) 半导体三极管作为电子开关时，其工作状态必须为半导体三极管作为电子开关时，其工作状态必须为 状态或状态或 状态。状态。 6） 74LSTTL电路的电源电压值和输出电压的高、低电平值电路的电源电压值和输出电压的高、低电平值依次约为依次约为 。74TTL电路的电源电压值和电路的电源电压值和输出电压的高、低电平值依次为输出电压的高、低电平值依次为 。 UBE 0VIBIBSIB

3、S（VCCUCES）/ Rc 饱和饱和截止截止5V、2.7V、0.5V5V、2.4V、0.4V 7）门电路输出为）门电路输出为 电平时的负载为拉电流负载，输电平时的负载为拉电流负载，输 出为出为 电平时的负载为灌电流负载。电平时的负载为灌电流负载。8）OC门称为门称为 门，多个门，多个OC门输出端并联到一门输出端并联到一起可实现起可实现 功能。功能。9） 门电路的输入电流始终为零。门电路的输入电流始终为零。 10） CMOS 门电路的闲置输入端不能门电路的闲置输入端不能 ， 对于与门应当接到对于与门应当接到 电平，对于或门应当电平，对于或门应当 接到接到 电平。电平。 集电极开路集电极开路线与

4、线与CMOS悬空悬空高高低低高高低低1-2 选择题选择题1） 以下电路中常用于总线应用的有以下电路中常用于总线应用的有 ABC 。 A.TSL门门 B.OC门门 C.漏极开路门漏极开路门 D.CMOS与非门与非门 2）某）某TTL与非门带同类门的个数为与非门带同类门的个数为N，其低电平输入电流，其低电平输入电流为为1.5mA，高电平输入电流为，高电平输入电流为10uA，最大灌电流为，最大灌电流为15mA，最大拉电流为最大拉电流为400uA，选择正确答案，选择正确答案N最大为最大为 B 。 A.N=5 B.N=10 C.N=20 D.N=40 3）CMOS数字集成电路与数字集成电路与TTL数字集

5、成电路相比突出的优数字集成电路相比突出的优点是点是 ACD 。 A.微功耗微功耗 B.高速度高速度 C.高抗干扰能力高抗干扰能力 D.电源范围宽电源范围宽 4）对于）对于TTL与非门闲置输入端的处理，可以与非门闲置输入端的处理，可以 ABD 。 A.接电源接电源 B.通过电阻通过电阻3k接电源接电源 C.接地接地 D.与有用输入端并联与有用输入端并联5）以下电路中可以实现）以下电路中可以实现“线与线与”功能的有功能的有 CD 。 A.与非门与非门 B.三态输出门三态输出门 C.集电极开路门集电极开路门 D.漏极开路门漏极开路门 6）三态门输出高阻状态时，）三态门输出高阻状态时， ABD 是正确

6、的说法。是正确的说法。 A.用电压表测量指针不动用电压表测量指针不动 B.相当于悬空相当于悬空 C.电压不高不低电压不高不低 D.测量电阻指针不动测量电阻指针不动 7）已知发光二极管的正向压降）已知发光二极管的正向压降UD = 1.7V，参考工作电流，参考工作电流ID = 10mA， 某某TTL 门输出的高低电平分别为门输出的高低电平分别为UOH = 3.6V，UOL = 0.3V，允许的灌电流和拉电流分别为，允许的灌电流和拉电流分别为 IOL = 15mA，IOH = 4mA。则电阻。则电阻R应选择应选择 D 。 A.100 B. 510 C.2.2 k D.300 8）74HC系列集成电路

7、与系列集成电路与TTL74系列相兼容是因为系列相兼容是因为 C 。 A.引脚兼容引脚兼容 B.逻辑功能相同逻辑功能相同 C.以上两种因素共同存在以上两种因素共同存在 9）74HC电路的最高电源电压值和这时它的输出电路的最高电源电压值和这时它的输出 电压的高、低电平值依次为电压的高、低电平值依次为 C 。 A.5V、3.6V、0.3V B.6V、3.6V、0.3V C.6V、5.8V、0.1V 1-3 判断题判断题 1）普通的逻辑门电路的输出端不可以并联在一起，否则可）普通的逻辑门电路的输出端不可以并联在一起，否则可 能会损坏器件。（能会损坏器件。（ ）2）集成与非门的扇出系数反映了该与非门带同

8、类负载的能）集成与非门的扇出系数反映了该与非门带同类负载的能 力。（力。（ ）3）将二个或二个以上的普通）将二个或二个以上的普通 TTL 与非门的输出端直接相与非门的输出端直接相 连，可实现线与。（连，可实现线与。（ ）4）三态门的三种状态分别为：高电平、低电平、不高不低）三态门的三种状态分别为：高电平、低电平、不高不低 的电压。（的电压。（ ）5）TTL OC门（集电极开路门）的输出端可以直接相连，门（集电极开路门）的输出端可以直接相连， 实现线与。（实现线与。（ ）6） 当当TTL与非门的输入端悬空时相当于输入为逻辑与非门的输入端悬空时相当于输入为逻辑1。 （ ）7）TTL集电极开路门输出

9、为时由外接电源和电阻提供输集电极开路门输出为时由外接电源和电阻提供输 出电流。（出电流。（ ）8） CMOS OD门（漏极开路门）的输出端可以直接相连，门（漏极开路门）的输出端可以直接相连， 实现线与。（实现线与。（ ） 9） CMOS或非门与或非门与TTL或非门的逻辑功能完全或非门的逻辑功能完全 相相 同。（同。（ ） （10）使用）使用CMOS门电路时不宜將输入端悬空是因门电路时不宜將输入端悬空是因 为输入端阻抗高，极易感应较高的静电电压，击为输入端阻抗高，极易感应较高的静电电压，击 穿栅极，造成器件损坏。（穿栅极，造成器件损坏。（ ） 1-4 1-4 二极管电路如图二极管电路如图1-57

10、 1-57 所示所示, , 设二极管导通压降为设二极管导通压降为0.7V0.7V，试，试判断图中二极管是导通还是截止判断图中二极管是导通还是截止? ?并求输出电压并求输出电压U UO O。 截止截止 0V0V 导通导通 +11.3V+11.3V 截止截止 +6V+6V 导通导通 +0.7V 导通导通 -12.7V-12.7V 1-5 试判断图试判断图1-50所示各电路中三极管工作处在什么状态，所示各电路中三极管工作处在什么状态，分别求出它们的基极电流、集电极电流分别求出它们的基极电流、集电极电流 ，并求出，并求出 。CICV三极管处于截止状态。 1-6 为什么为什么TTL与非门电路的输入端悬空

11、时，可视为与非门电路的输入端悬空时，可视为输入高电平？对与非门和或非门而言，不用的输输入高电平？对与非门和或非门而言，不用的输入端有几种处理方法？入端有几种处理方法？ 答：从答：从TTL与非门的输入端负载特性可知，当其与非门的输入端负载特性可知，当其输入端所接电阻大于其开门电阻时，相当于输入输入端所接电阻大于其开门电阻时，相当于输入端为高电平，输入端悬空时，其输入端所接电阻端为高电平，输入端悬空时，其输入端所接电阻相当于无穷大，大于其开门电阻，所以可视为输相当于无穷大，大于其开门电阻，所以可视为输入高电平。对与非门而言，不用的输入端有三种入高电平。对与非门而言，不用的输入端有三种处理方法：悬空

12、、接高电平或和其它输入端并联处理方法：悬空、接高电平或和其它输入端并联使用；对或非门而言，不用的输入端有两种处理使用；对或非门而言，不用的输入端有两种处理方法：接低电平或和其它输入端并联使用。方法：接低电平或和其它输入端并联使用。1-7画出画出74HC系列系列CMOS电路的噪声容限图解，并分电路的噪声容限图解，并分别计算低电平噪声容限和高电平噪声容限。（设别计算低电平噪声容限和高电平噪声容限。（设电源电压为电源电压为5V）解：解： UNL=0.9-0.1=0.8V UNH=4.4-3.15=1.25V1-8 1-8 电路如图电路如图1-591-59所示，其中与非门、或非门为所示，其中与非门、或

13、非门为CMOSCMOS门电路。门电路。试分别写出图中试分别写出图中Y Y1 1、Y Y2 2、Y Y3 3、Y Y4 4的逻辑表达式，并判断如图的逻辑表达式，并判断如图所示的连接方式能否用于所示的连接方式能否用于TTLTTL电路。（设二极管正向压降为电路。（设二极管正向压降为0.7V0.7V）解：解： 1-9 图图1-60所示的所示的TTL门电路中，输入端门电路中，输入端1、2、3为多余输为多余输入端，试问哪些接法是正确的？入端，试问哪些接法是正确的？答：图答：图a a、b b、d d、e e、g g是正确的。是正确的。1-10 图图1-61所示电路是用所示电路是用TTL反相器反相器74LS0

14、4来驱动发光二极管的来驱动发光二极管的电路，试分析哪几个电路图的接法是正确的，为什么？设电路，试分析哪几个电路图的接法是正确的，为什么？设LED的正的正向压降为向压降为1.7，电流大于，电流大于1m时发光，试求正确接法电路中流过时发光，试求正确接法电路中流过LED的电流。的电流。b b图当输出为高电平时，图当输出为高电平时， 流过流过LEDLED的电流大于的电流大于 ； 解：解：b b图和图和d d图的接法是正确的，因为其它两种接法图的接法是正确的，因为其它两种接法 的工作电流不满足要求。的工作电流不满足要求。 d d图，当输出为低电平时，流过图，当输出为低电平时，流过LEDLED的电流大于的

15、电流大于 。mA117 . 17 . 2mA8 . 215 . 07 . 151-11 如图如图1-62所示，在测试所示，在测试TTL与非门的输出低电平时，与非门的输出低电平时，如果输出端不是接相当于如果输出端不是接相当于8个与非门的负载电阻，而是个与非门的负载电阻，而是接接 ，会出现什么情况，为什么？，会出现什么情况，为什么？答：答：输出低电平会升高输出低电平会升高，UOLUOLmax。 输出脱离饱和，进入放大。输出脱离饱和，进入放大。LRR 1-12 1-12 具有推拉输出级的具有推拉输出级的TTLTTL与非门输出端是否可以直接连接与非门输出端是否可以直接连接在一起？为什么？在一起？为什么

16、？答：不可以。因为当两个具有推拉输出级的答：不可以。因为当两个具有推拉输出级的TTLTTL与非门输出端与非门输出端直接连接在一起时，直接连接在一起时，会造成两个输出端短路。会造成两个输出端短路。 1-13 电路如图电路如图1-58a、b、c所示，已知所示，已知、波形如图波形如图 1-58 d)所示，试画出相应的所示，试画出相应的Y 输出波形。输出波形。 a） b) c) d) 答：答：a)a)与非门的功能与非门的功能b)b)输出始终为高阻输出始终为高阻c)c)输出为高阻输出为高阻1-14 如图如图1-64 a)所示电路，是用所示电路，是用门驱动发光二极管的门驱动发光二极管的典型接法。设该发光二

17、极管的正向压降为典型接法。设该发光二极管的正向压降为1.7，发光时的，发光时的工作电流为工作电流为10m，非门非门7405和和74LS05的输出低电平的输出低电平电流分别为电流分别为16m和和8m。试问：。试问： 1）应选用哪一型号的）应选用哪一型号的门？门？ 2）求出限流电阻）求出限流电阻的数值。的数值。 3）图）图1-64 b)错在哪里？为什么？错在哪里？为什么？解：解：1）应选用应选用7405。 2） ，R应选用应选用300欧姆的电阻。欧姆的电阻。 3）OC门在使用时，输出端必须接上拉电阻到电源正门在使用时，输出端必须接上拉电阻到电源正 极，否则，其输出的两种状态则分别为低电平和高极，否

18、则，其输出的两种状态则分别为低电平和高 阻态。阻态。b图中输出端与电源正极之间没有接上拉电图中输出端与电源正极之间没有接上拉电 阻，所以，所接的发光二极管不管是什么情况均不阻，所以，所接的发光二极管不管是什么情况均不 会发光。会发光。kR3 . 0103103 . 07 . 151-15 如图如图1-65所示电路，试写出输出与输入的逻辑表达式。所示电路，试写出输出与输入的逻辑表达式。ABABY11-16 画出图画出图1-66所示三态门的输出波形。所示三态门的输出波形。ENABYAB&EN高阻态2-1 将下列二进制数分别转换成十六进制数和十进制数将下列二进制数分别转换成十六进制数和十进制

19、数（1）100110 （2）100101101（3）10000111001 （4）111111011010（5）1110101.101 解：解：（1） (2) (3) (4) （5）DHB)38()26()100110(DHB)301()D12()100101101(DHB)1081()439() 11000011100(DHBFDA)()()(4058101111110110DHB ).().A().(6251177510111101012-2 将下列十进制数转换为二进制数将下列十进制数转换为二进制数 (1) 12 (2) 51 (3) 105 (4) 136 (5) 10.25 (6) 6

20、.8421（ ）解：解：（1） （2） （3） （4） (5) (6)BD)1100()12(BD)110011()51(BD)1101001()105(BD)10001000()136(421BD.0110102510BD)1101.110()8421. 6(2-3 将下列十六进制数转换成等效的二进制数和十进制数将下列十六进制数转换成等效的二进制数和十进制数 （1）(BCD) H （2）(F7) H （3）(1001) H （4）(8F) H （5）(A2.C8) H 解：（解：（1） (2) (3) (4) (5)DBH)3012()011011110011()BCD(DBH)247()1

21、110111()7F(DBH)4097()0011000000000()0011 (DBH)143()10001111()F8(DBH).().().CA(781251621100110100010822-4 写出下列十进制数的写出下列十进制数的8421BCD码码（1）2003 （2）99 （3）48 （4）12解：解：（1）（）（2003）(10) =（0010 0000 0000 0011）8421BCD （2）（）（99）(10) =（1001 1001）8421BCD （3）（）（48）(10) =（0100 1000）8421BCD （4）（）（12）(10) =（0001 0010

22、）8421BCD2-5 写出习题写出习题2.5图（图（a）所示开关电路中和）所示开关电路中和A、B、C之间的之间的逻辑关系的真值表、函数式和逻辑电路图。若已知变化波逻辑关系的真值表、函数式和逻辑电路图。若已知变化波形如习题形如习题2.5图（图（b）所示，画出）所示，画出F1、F2的波形。的波形。解：设输入变量解：设输入变量A、B、C 表示开关的状态，开关闭合用逻辑表示开关的状态，开关闭合用逻辑1表示，开表示，开关断开用逻辑关断开用逻辑0表示。输出变量表示。输出变量F 表示灯的状态，灯亮用逻辑表示灯的状态，灯亮用逻辑1表示，灯表示，灯灭用逻辑灭用逻辑0表示。由此可列出开关电路的真值表如习题表示。

23、由此可列出开关电路的真值表如习题2.5表所示。表所示。2-5 写出图写出图2-27a ）所示开关电路中和）所示开关电路中和A、B、C之间的逻辑之间的逻辑关系的真值表、函数式和逻辑电路图。若已知变化波形如关系的真值表、函数式和逻辑电路图。若已知变化波形如图图2-27b ）所示，画出）所示，画出F1、F2的波形。的波形。 2-6 2-6 用逻辑代数的基本公式和常用公式证明下列各等式用逻辑代数的基本公式和常用公式证明下列各等式解：解：（3 3） 2-7 2-7 试画出用与非门和反相器实现下列函数的逻辑图试画出用与非门和反相器实现下列函数的逻辑图解：解：（1 1）CBACBACBABCCBACBCBA

24、ABCCBACBACBA)()()()(ACBCABACBCABACBCABF2-8 用真值表验证下列等式用真值表验证下列等式（1)解：（解：（1）)(CABABCA2-11 2-11 将下列函数展开为最小项表达式将下列函数展开为最小项表达式 (1) 解：解：（1 1）BCABCBAY),()3 , 6 , 7( )()(),(mBCACABABCAABCCCABBCABCBAY2-12 将以下逻辑函数分别化成与非将以下逻辑函数分别化成与非-与非式和或非与非式和或非-或非式或非式 (1) 与非与非-与非式与非式 或非或非-或非式或非式DBCBCABYDBCBCABDBCBCABYDBCBCBA

25、DBCBCBADBCBCABY (3) 与非与非-与非式与非式 DBADCBCABY)(DBADCBCABDBADCBCABDBADCBCABDBADCBCABY)(或非或非-或非式或非式)()()()()()()()()(CBADCBCBACBADCBCBACBADCBCBADBADCBCABDBADCBCABDBADCBCABY2-13 2-13 用卡诺图表示以下逻辑函数并写成最小项之和的形式用卡诺图表示以下逻辑函数并写成最小项之和的形式(1) 解：解：(1) (1) 卡诺图如图所示。卡诺图如图所示。CBAY2-14 用公式化简法化简以下逻辑函数用公式化简法化简以下逻辑函数(1) 解：解：

26、(1)(3) ACBBCBCAABCYACBBCYAC )(CBACBAYCBACBABABA 2-15 用卡诺图化简法化简以下逻辑函数用卡诺图化简法化简以下逻辑函数(1)7 , 6 , 5 , 1 (),(1mCBAYABCBY1(2) )15,14,13,12,11, 9 , 7 , 6 , 5 , 4 , 3 , 1 (),(2mDCBAY(4) DCACBACBADBADCBAY),(4CBACBADBAY4(5) )15,11, 8()12, 9 , 7 , 6 , 1 (),(5dmDCBAYBCADCBDCAY5(7) 约束条件约束条件： DCBADCADBADCBAY),(70

27、DCBADBA2-16 试用二进制补码运算方法计算下列各式试用二进制补码运算方法计算下列各式 (2) 14-9 (4) -14-9解：解：（2） +14 0 01110 - 9 1 10111 +5 0 00101 （4） -14 1 10010 - 9 1 10111 -23 11 01001（1 101111 10111）原原 补足位补足位解：解：（1） +5 0 00101 +7 0 00111 +12 0 01100 （3） -14 1 10010 + 9 0 01001 - 5 1 11011 （1 001011 00101）原原3-1 填空题填空题1.若要实现逻辑函数若要实现逻辑函

28、数 ，可以用一个，可以用一个 门；门；或者用或者用 个与非门；或者用个与非门；或者用 个或非门。个或非门。2.半加器有半加器有 个输入端，个输入端， 个输出端；全加器有个输出端；全加器有 个个输入端，输入端， 个输出端。个输出端。3. 半导体数码显示器的内部接法有两种形式：共半导体数码显示器的内部接法有两种形式：共 接法接法和共和共 接法。接法。4. 对于共阳接法的发光二极管数码显示器，应采用对于共阳接法的发光二极管数码显示器，应采用 电平电平驱动的七段显示译码器。驱动的七段显示译码器。BCABF三三与或与或四四2232阴极阴极阳极阳极低低3-2 单项选择题单项选择题 1.组合逻辑电路的输出取

29、决于（组合逻辑电路的输出取决于（ A ）。）。 A输入信号的现态输入信号的现态 B输出信号的现态输出信号的现态 C输入信号的现态和输出信号变化前的状态输入信号的现态和输出信号变化前的状态 2.编码器译码器电路中，（编码器译码器电路中，（ A ）电路的输出是二进制代码。）电路的输出是二进制代码。 A编码编码 B译码译码 C编码和译码编码和译码 3.全加器是指（全加器是指（ C ）。）。 A两个同位的二进制数相加两个同位的二进制数相加 B不带进位的两个同位的二进制数相加不带进位的两个同位的二进制数相加 C两个同位的二进制数及来自低位的进位三两个同位的二进制数及来自低位的进位三 者相加者相加 4.二

30、二-十进制的编码器是指（十进制的编码器是指（ B ）。）。 A将二进制代码转换成将二进制代码转换成09十个数字十个数字 B将将09十个数十个数 字转换成二进制代码电路字转换成二进制代码电路 C二进制和十进制电路二进制和十进制电路5.二进制译码器指（二进制译码器指（ A ）。）。 A将二进制代码转换成某个特定的控制信息将二进制代码转换成某个特定的控制信息 B将某个特定的控制信息转换成二进制数将某个特定的控制信息转换成二进制数 C具有以上两种功能具有以上两种功能6. 组合电路的竞争冒险是指（组合电路的竞争冒险是指（ B ）。）。 A输入信号有干扰时，在输出端产生了干扰脉冲输入信号有干扰时，在输出端

31、产生了干扰脉冲 B输入信号改变状态时，输出端可能出现的虚假输入信号改变状态时，输出端可能出现的虚假 信号信号 C输入信号不变时，输出端可能出现的虚假信号输入信号不变时，输出端可能出现的虚假信号 3-3 组合电路如图图组合电路如图图3.45所示，分析该电路的逻辑功能。所示，分析该电路的逻辑功能。CBAABCCBAABCABCCABCBABCAL)( )()()()()()(DCDCBAABDCCDBABADCDCBABADCBAY （1）由逻辑图写出逻辑表达式： 图(a) 图(b) L（2）由表达式列出真值表，见表）由表达式列出真值表，见表3-1 (a)、(b)。 表表3-1(a) 表表3-1(

32、b) （3）分析逻辑功能：由真值表(a)可知，当三个变量不一致时，电路输出为“1”，所以该电路称为“不一致电路”。由真值表(b) 可知，在输入四个变量中，有奇数个时，输出为“”，否则为“”。因此该电路为四位判奇电路，又称为奇校验器。3-4 组合电路如图图3.46所示，分析该电路的逻辑功能。CBASABCBAABCBAC)()(CBAY1ABCBAABCBAY)()(2解：解：（1）由逻辑图写出逻辑表达式： 图(a) 图(b) （2）虽然，这两个电路的逻辑图是有区别的，但由表达式可知，其实）虽然，这两个电路的逻辑图是有区别的，但由表达式可知，其实这两个电路的逻辑功能是相同的，列真值表如下，见表这

33、两个电路的逻辑功能是相同的，列真值表如下，见表3-2。 （3）分析逻辑功能：）分析逻辑功能： 由真值表可知，该电路为全加器，由真值表可知，该电路为全加器，S为全加为全加 器的和，而器的和，而C是进位信号。是进位信号。3-5 3-5 已知输入信号已知输入信号a a、b b、c c、d d的波形如图所示，选择集成逻的波形如图所示，选择集成逻辑门设计实现产生输出波形的组合电路。辑门设计实现产生输出波形的组合电路。解：根据波形图，列出真值表。解：根据波形图，列出真值表。将逻辑函数填入卡诺图，经简化可得，画出电路图如图将逻辑函数填入卡诺图，经简化可得，画出电路图如图) )所示。所示。 a b c d F

34、a b c d F012345670 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 100110010891011121314151.0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 111111110bdcbcacbcadcbaF3-7 利用两片利用两片8线线-3线优先编码器线优先编码器74HC148集成电路构成的逻集成电路构成的逻辑图如图所示。辑图如图所示。（1 1）试分析电路所实现的逻辑功能。）试分析电路所实现的逻辑功能。解：（解：（1 1）由图分析，）由图分析， 电路构成

35、电路构成1616线线-4-4线优先编码器，输出线优先编码器，输出端端 为优先编码标志，当为优先编码标志，当 时表明输出代码为优时表明输出代码为优先编码输出。先编码输出。EXY0EXY3-8 试写出图试写出图3.49电路所示输出的逻辑函数式。电路所示输出的逻辑函数式。 解：由图直接可以写出表达式如下：解：由图直接可以写出表达式如下：PQRRQPYYYYF70700RQPRQPRQPYYYYYYF4214211RPQRQPQRPYYYYYYF65365323-9 电路如图3-50所示，问图中哪个发光二极管发光。解：解：由图可知，74HC283为加法器，运算结果为1001，74HC85为4位数据比较

36、器，比较结果 ，所以输出端，故LED3发光二极管发光。BA BA 3-10 某雷达站有某雷达站有3部雷达部雷达A、B、C，其中，其中A和和B功率消耗相等，功率消耗相等，C的功的功率是率是A的两倍。这些雷达由两台发电机的两倍。这些雷达由两台发电机X和和Y供电，发电机供电，发电机X的最大输出的最大输出功率等于雷达的功率消耗，发电机功率等于雷达的功率消耗，发电机Y的最大输出功率是的的最大输出功率是的3倍。要求设倍。要求设计一个逻辑电路，能够根据各雷达的启动和关闭信号，以最节约电能计一个逻辑电路，能够根据各雷达的启动和关闭信号，以最节约电能的方式启、停发电机。的方式启、停发电机。ABCCBA)(3-1

37、1 某化学实验室有化学试剂某化学实验室有化学试剂24种，编号为种，编号为124号，在配方号，在配方时，必须遵守下列规定：时，必须遵守下列规定：（1）第）第1号不能与第号不能与第15号同时用；号同时用；（2）第）第2号不能与第号不能与第10号同时用；号同时用；（3）第）第5、9、12号不能同时用；号不能同时用；（4）用第）用第7号时必须同时配用第号时必须同时配用第18号；号；（5）用第）用第10、12号时必须同时配用第号时必须同时配用第24号。号。请设计一个逻辑电路，能在违反上述任何一个规定时，发出请设计一个逻辑电路，能在违反上述任何一个规定时，发出报警指示信号。报警指示信号。解：设解：设24种

38、化学试剂的代号分别为种化学试剂的代号分别为 ，并设有某号，并设有某号试剂时逻辑为试剂时逻辑为1，反之为逻辑，反之为逻辑0，则由题意可得：，则由题意可得：则发出报警信号为：则发出报警信号为： 得电路图得电路图241 AA2412101871295102151)(AAAAAAAAAAAAF3-13 试用试用74HC153组成八选一数据选择器。组成八选一数据选择器。解：在八选一数据选择器中，需要三个地址码，而解：在八选一数据选择器中，需要三个地址码，而74HC153四选一数据选择器只有两个地址码，于是需要用使能段端四选一数据选择器只有两个地址码，于是需要用使能段端作为第三位地址码的输入端。作为第三位

39、地址码的输入端。3-14 3-14 试用试用74HC1574HC151 1组成八选一数据选择器产生组成八选一数据选择器产生1011001110110011序列序列信号。信号。解： 要求产生的序列信号10110011，循环周期为8.若用8选1数据选择器产生，只须将这一序列信号从高位至低位分别接入数据选择器的信号输入端D0D7，然后从3个地址输入端顺序输入地址信号000111即可。3-15 试用74HC138实现分配器功能：(1)数据分配器。（要将输入信号序列00100100 分配到Y4 通道输出）(2)连续的时钟脉冲分配器。（连续的时钟脉冲 ）解：(1)只要将地址输入接成100，数据输入将按译码

40、器的功能从Y4 通道输出。 电路连接： 波形如下：(2)在图中，如果D输入的是时钟脉冲，则由地址码的状态将该时钟脉冲分配到Y0Y7的某一个输出端，从而构成时钟脉冲分配器。A 教材教材3-16 教材教材3-173-183-19 3-19 试设计一个通过设置控制信号能实现一个试设计一个通过设置控制信号能实现一个1 1位二进制全位二进制全加运算和全减运算的组合逻辑电路。要求用以下器件分别加运算和全减运算的组合逻辑电路。要求用以下器件分别构成电路。构成电路。 （1）用适当的门电路； （2）用3线8线译码器74HC138及必要的门电路； （3）试用Multiim7进行电路仿真； （4）试用电子实验箱和集

41、成电路进行电路测试。4-1 4-1 判断题判断题 1. 由两个TTL或非门构成的基本RS触发器，当R=S=0时，触发器的状态为不定。2. RS触发器的约束条件RS=0表示不允许出现R=S=1的输入。3. 对边沿JK触发器，在CP为高电平期间，当J=K=1时，状态会翻转一次。4. 同步触发器存在空翻现象，而边沿触发器和主从触发器克服了空翻。5. D触发器的特性方程为Qn+1=D，与Qn无关，所以它没有记忆功能。（ ）（ ）（ ）（ ）（ ） 教材教材4-2 4-2 多项选择题多项选择题 1. 欲使JK触发器按 = 工作，可使JK触发器的输入端（ ）。 A.J=1,K=Q B.J=Q, K= C.

42、J= , K=Q D.J= ,K=1 QQQACD2. 对于T触发器，若原态 =1，欲使次态 =1，应使输入T=（ ）。 A.0 B.1 C.Q D. QAD3. 欲使JK触发器按 =0工作，可使JK触发器的输入端（ ）。A.J=K=1 B.J=Q,K=Q C.J=Q,K=1 D.J=0,K=1 BCD4. 4. 欲使欲使JKJK触发器按触发器按 = = 工作，可使工作，可使JKJK触发器的输入端触发器的输入端（ ABD ）。）。A.J=K=0 B.J=Q,K= A.J=K=0 B.J=Q,K= C.J= ,K=Q D.J=Q,K=0 C.J= ,K=Q D.J=Q,K=0 5. 5. 对于对

43、于T T触发器，若原态触发器，若原态 =0 =0，欲使次态，欲使次态 =1 =1，应使输入，应使输入T=T=（ BD ）。）。A.0 B.1 C.Q D. A.0 B.1 C.Q D. 6. 6. 欲使欲使JKJK触发器按触发器按 =1 =1工作，可使工作，可使JKJK触发器的触发器的 输入端输入端 （BCD ）。 A.J=K=1 B.J=1,K=0 A.J=K=1 B.J=1,K=0 C.J=K= D.J=,K=0 C.J=K= D.J=,K=0 1. 为实现将JK触发器转换为D触发器，应使（ A ）。A.J=D,K= B.K=D,J=D C.J=K=D D.J=K=D 2. 对于JK触发器

44、，若J=K，则可完成（ C ）触发器的逻辑功能。A.RS B.D C.T D.T 3. 欲使D触发器按 = 工作，应使输入D=（ D ）。A.0 B.1 C.Q D. 4. 对于D触发器，欲使 = ，应使输入 D= （ C ）。 A.0 B.1 C.Qn D.4-3 4-3 单项选择题单项选择题 D4-5 画出图由或非门组成的基本画出图由或非门组成的基本R-S触发器输出端触发器输出端 Q、 的电的电压波形，输出入端压波形，输出入端S，R的电压波形如图中所示。的电压波形如图中所示。解： Q4-7 由由TTL与非门构成的同步与非门构成的同步RS触发器，已知输入触发器，已知输入R、S波形波形如图如图

45、4-18所示，画出输出所示，画出输出Q端的波形。端的波形。解：解： 4-8 由两个边沿由两个边沿JK触发器组成如图所示的电路，若触发器组成如图所示的电路，若CP、A 的波形如图的波形如图(b)所示，试画出所示，试画出Q1、Q2 的波形。设触发器的波形。设触发器的初始状态均为零。的初始状态均为零。 解：解： CPAQQQ_1124-114-11 已知已知CMOSCMOS边沿触发结构边沿触发结构JK JK 触发器各输入端的电压波形触发器各输入端的电压波形如图所示，试画出如图所示，试画出Q、 端对应的电压波形。端对应的电压波形。解: Q4-12 所示各触发器的CP 波形如图4-24所示，试画出各触发

46、器输出端Q 波形。设各触发器的初态为0。解解: CQQ ,QQ ,Q0Q124356P（1）组合逻辑电路任何时刻的输出信号，与该时刻的输入信号 有关 ；与电路原来所处的状态 无关 ；时序逻辑电路任何时刻的输出信号，与该时刻的输入信号 有关 ；与信号作用前电路原来所处的状态 有关 。（2）构成一异步2n进制加法计数器需要 n 个触发器，一般将每个触发器接成 计数或T 型触发器。计数脉冲输入端相连，高位触发器的 CP 端与 邻低位端 相连。（3） 一个4位移位寄存器，经过 4 个时钟脉冲CP后，4位串行输入数码全部存入寄存器；再经过 4 个时钟脉冲CP后可串行输出4位数码。（4） 要组成模15计数

47、器，至少需要采用 4 个触发器。5-15-1 填空题填空题（1）异步时序电路的各级触发器类型不同。 （ ） （2）把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。 （ ） （3）具有 N 个独立的状态，计满 N 个计数脉冲后，状态能进入循环的时序电路，称之模N计数器。 （ ） （4） 计数器的模是指构成计数器的触发器的个数.。 （ ）5-2 5-2 判断题判断题5-3 单项选择题单项选择题 （1）下列电路中，不属于组合逻辑电路的是（ D ）。A.编码器 B.译码器 C. 数据选择器 D. 计数器 （2）同步时序电路和异步时序电路比较，其差异在于后者( B )。A.没有触发器 B

48、.没有统一的时钟脉冲控制 C.没有稳定状态 D.输出只与内部状态有关（3）在下列逻辑电路中，不是组合逻辑电路的有( D )。A.译码器 B.编码器 C.全加器 D.寄存器 （4）某移位寄存器的时钟脉冲频率为100KHz, 欲将存放在该寄存器中的数左移8位，完成该 操作需要（ B ）时间。 A.10S B.80S C.100S D.800ms（5）用二进制异步计数器从0做加法，计到十进制数178，则最少需要（ C ）个触发器。A.6 B.7 C.8 D.10（6）某数字钟需要一个分频器将32768Hz的脉冲转换为1HZ的脉冲，欲构成此分频器至少需要（ B ）个触发器。A.10 B.15 C.32

49、 D.32768 （7）一位8421BCD码计数器至少需要（ B ）个 触发器。 A.3 B.4 C.5 D.105-45-4 已知图已知图5-625-62所示单向移位寄存器的及输入波形如图所示，所示单向移位寄存器的及输入波形如图所示，试画出试画出 、 、 、 波形（设各触发初态均为波形（设各触发初态均为0）。）。0Q1Q2Q3Q解：解：电路组成串行输入、串行输出左移移位寄存器，根据题意画出波形如下： 5-55-5 图图5-635-63所示电路由所示电路由74HC164和和CD4013构成，在时钟脉构成，在时钟脉冲作用下，依次变为高电平。试分析其工作原理，并画出的冲作用下，依次变为高电平。试分

50、析其工作原理，并画出的输出波形。输出波形。解：解： 8位移位寄存器位移位寄存器5-65-6 试分析图试分析图5-64所示电路的逻辑功能，并画出所示电路的逻辑功能，并画出 、 、 的波形。设各触发器的初始状态均为的波形。设各触发器的初始状态均为0。解：解：根据题意画出波形如下，该电路虽然分别由D触发器、JK触发器组成，但实现的功能依然是3位异步二进制递增计数器。 5-75-7试分析图试分析图5-65所示的时序电路的逻辑功能，写出电路的所示的时序电路的逻辑功能，写出电路的驱动方程、状态转移方程，画出状态转移图，说明电路是驱动方程、状态转移方程，画出状态转移图，说明电路是否具有自启动特性和逻辑功能。

51、设各触发器的初始状态均否具有自启动特性和逻辑功能。设各触发器的初始状态均为为0。 解：解： （1）驱动方程：nnQQJ210，10K； nQJ01，nnQQK201； nnQQJ102，nQK12。 （2）状态转移方程： nnnnnnQQQQQQ1201212nnnnQQQQ01210； nnnnnnQQQQQQ0120111 （3）状态转移图： （4）偏离状态的自启动检查。 该无效状态是（111） ，将其代入状态转移方程可计算得：000101112nnnQQQ。 此电路有自启动特性。 （5）该电路为同步七进制递增计数器。 5-115-11 试分析图试分析图5-69所示时序电路，写出电路的驱动

52、方程、所示时序电路，写出电路的驱动方程、状态转移方程和输出方程，画出状态转移图。设各触发器的状态转移方程和输出方程，画出状态转移图。设各触发器的初始状态均为初始状态均为0。 解：解：（1）驱动方程： ； 。（2）状态转移方程： ； 。（3）输出方程：（4）画出状态转移图。XD 0nQD01XQn10nnQQ011nnQQXZ015-13 5-13 已知电路如已知电路如图图5-71所示，设触发器初态为所示，设触发器初态为0，试画出，试画出各触发器输出端各触发器输出端 、 和和 的波形。的波形。 0Q1Q2Q解：解：该电路是异步时序电路，分析时应特别注意各触发器的时钟输入，且要考虑作为的清零端信号

53、。 解：解：该电路是异步时序电路，分析时应特别注意各触发器的时钟输入，且要考虑作为的清零端信号。 5-175-17 试用集成中规模试用集成中规模4位二进制计数器位二进制计数器74HC161采用复位采用复位法（异步清除）及置数法（同步置数）分别设计模法（异步清除）及置数法（同步置数）分别设计模M=12的的计数分频电路。计数分频电路。解：解：（1）用复位法实现；（2）用置0000法实现；（3）用置1111法实现；（4）用置任意数（例1000）法实现；（5）用进位输出置最小数实现。（1 1）用复位法实现）用复位法实现设计模设计模M=12M=12的计数分频电路的计数分频电路（2 2）用置）用置0000

54、0000法实现法实现设计模设计模M=12M=12的计数分频电路的计数分频电路（3 3）用置）用置11111111法实现法实现设计模设计模M=12M=12的计数分频电路的计数分频电路（4 4）用置任意数）用置任意数（例（例10001000）法实现）法实现设计模设计模M=12M=12的计数分频电路的计数分频电路（5 5）用进位输出）用进位输出 置最小数实现置最小数实现设计模设计模M=12M=12的计数分频电路的计数分频电路5-18 5-18 由由2片片74HC161组成的同步计数器如图组成的同步计数器如图5-75所示，试分所示，试分析其分频比（即析其分频比（即Y与与CP之频比），当之频比），当CP

55、的频率为的频率为20kHz，Y的频率为多少？的频率为多少？解：解：2片74HC161组成的同步计数器模为61614160 =100，经D触发器2分频后，电路的分频系数为2001。若CP的信号频率为20kHz，则输出Y的频率等于100Hz。 5-195-19 试分析如图试分析如图5-76所示由两片所示由两片4 4位双向移位寄存器位双向移位寄存器74HC194器件构成的器件构成的7 7位串行位串行- -并行变换电路的工作过程。并行变换电路的工作过程。解：解： 电路工作前先清零。第1个CP信号到来后，由于 致使 ， 移 位 寄 存 器 进 行 并 行 输 入 ， 置 入 标 志数 ，且使 。从第2个

56、CP信号输入开始，移位寄存器进行右移操作，接受串行输入数据 。经过7个CP信号右移7次后，标志位0移至 ，表明串入数据 已全部移入，转为并行数据，并从移位寄存器的 输出。第9个CP信号到来时，由于 ，又使得 ，移位寄存器再次进行并行输入，置入标志数，重复上述过程。08Q11S0111111187654321QQQQQQQQ01S60 DD8Q60 DD81 QQ08Q11S5-21 试用两片试用两片74HC192用预置数控制端实现用预置数控制端实现 298的分频器。的分频器。 解：图示中的解：图示中的N=38。6-1 选择题选择题（1） TTL单定时器型号的最后几位数字为（ A ）。A.555

57、 B.556 C.7555 D.7556 （2）用555定时器组成施密特触发器，当输入控制端CO外接10V电压时，回差电压为( B )。A.3.33V B.5V C.6.66V D.10V（3）555定时器可以组成( ABC )。A.多谐振荡器 B.单稳态触发器 C.施密特触发器 D.JK触发器（4） 若图6-43中为TTL门电路微分型单稳态触发器，对R1 和R的选择应使稳态时：（ B ）A.与非门G1、G2都导通（低电平输出）；B.G1导通，G2截止； C.G1截止，G2导通； D.G1、G2都截止。 （5）如图所示单稳态电路的输出脉冲宽度为tWO=4s，恢复时间tre=1s,则输出信号的最

58、高频率为（ C C ）。 A.fmax=250kHz B.fmax1MHz; C.fmax200kHz。（6） 多谐振荡器可产生（ B ）。A.正弦波 B.矩形脉冲 C.三角波 D.锯齿波（7） 石英晶体多谐振荡器的突出优点是（ C ）。A.速度高 B.电路简单 C.振荡频率稳定 D.输出波形边沿陡峭（8）能将正弦波变成同频率方波的电路为（ B B ）。 A.稳态触发器 B.施密特触发器 C.双稳态触发器 D.无稳态触发器 （9）能把2 kHz 正弦波转换成 2 kHz 矩形波 的电路是（ B B ）。 A.多谐振荡器 B.施密特触发器 C.单稳态触发器 D.二进制计数器 （10） 能把三角波

59、转换为矩形脉冲信号的电路为（ D D ）。A.多谐振荡器 B.DAC C. ADC D.施密特触发器 （11） 为方便地构成单稳态触发器，应采用（ C C ）。A.DAC B.ADC C.施密特触发器 D.JK 触发器 （12） 用来鉴别脉冲信号幅度时，应采用（ D D ）。A.稳态触发器 B.双稳态触发器 C.多谐振荡器 D.施密特触发器（13） 输入为2 kHz 矩形脉冲信号时，欲得到500 Hz矩形 脉冲信号输出，应采用（ D D ）。 A.多谐振荡器 B.施密特触发器 C.单稳态触发器 D.二进制计数器 （14）脉冲整形电路有（ BC ）。A.多谐振荡器 B.单稳态触发器 C.施密特触

60、发器 D.555定时器（15） 以下各电路中，（ B ）可以产生脉冲定时。 A.多谐振荡器 B.单稳态触发器 C.施密特触发器 D.石英晶体多谐振荡器 6-2 判断题（正确打，错误的打）（1）当微分电路的时间常数=RCtW时，此RC电路会成为耦合电路。（ ）（2）积分电路也是一个RC串联电路，它是从电容两端上取出输出电压的。（ ）（3）微分电路是一种能够将输入的矩形脉冲变换为正负尖脉冲的波形变换电路。（ ） （4）施密特触发器可用于将三角波变换成正 弦波。（ ） （5）施密特触发器有两个稳态。（ ）6）施密特触发器的正向阈值电压一定大于负向阈值电压。（ ）（7）单稳态触发器的暂稳态时间与输入触发脉冲宽