计算机结构与逻辑设计：时序逻辑电路

1、计算机结构与逻辑设计 强化班08级（第七次课）测验评述画出下面触发器的输出波形S1D C1RQSRDCPQSRDCPQ先按基本触发器的方法对S 、R作图置1置0再在保持区域内按D触发器的方法画波形保持保持保持保持S R CP D Q Q 1 x x 0 01 0 x x 1 00 1 x x 0 10 0 0 0 1 0 0 1 1 0优先级高优先级低错误情况对S、R功能不清楚，有的弄反了；对时钟触发特性不清楚,状态随D信号变化 每个时钟周期一个状态有的将时钟的触发边沿弄反了；最多的错误是在S、R 作用以后，时钟作用沿到来之前的状态画得不对；在S=R=0（保持）期间，没有时钟信号的有效边沿作用

2、，状态就不改变SRDCPQ置1置0保持保持保持保持门电路靠什么实现高、低电平？UoVccR1R2Uo = Vcc R2R1+R2用开关代替其中的电阻，利用开关在接通和断开时电阻差别很大形成高、低电平。条件： RoffR，RonR 开关代替R2非门； 开关代替R1同相传输； MOS晶体管 DG S DG SG RDS 开关0 1 0 DG SVccAFVccABF DG SVccAFB门电路靠什么实现高、低电平？UoVccR1R2Uo = Vcc R2R1+R2两个电阻皆用开关代替，并保证一开一关互补。如果两个电阻皆用开关代替，情况如何？互补输出结构的特点是什么？有什么优点与禁忌？MOS晶体管D

3、SGVddRViVoVGS. Vth TVGS. Vth TVGS. Vth TCMOS非门VddABFVddABFABC&总线（bus)线与VccVccCDABAB CD& SG DVddBVo SG DVddAVoA T1 T2 B T1 T2 Vo0 0 1 1 1 01 00 1互补输出严禁线与既要能线与又要保持电路的特点电路1电路2VddVddVdd自学检查一，复习题（思考题）时序逻辑电路与组合电路的区别 电路结构 行为特征P.402,题3.21哪些是组合电路哪些是存储器什么是外输出?内输出?外输入?内输入?输出方程?激励方程?状态方程?输出方程： Z = A Q = A Q + A

4、 Q激励方程： J = A Q = A Q + A Q K = J状态方程： Qn+1 = J Qn + K Qn = J Qn + J Qn = J = A Qn + A Qn 时序逻辑电路的描述方法有哪些?其核心是什么? 真值表 卡诺图 状态图 语言描述组合 输出 = f （输入） 电路时序 外输出=f（外输入，内输入）电路 内输出=g（外输入，内输入） 内输入=h（内输出，原状态） 增加了状态的概念(存储)增加了流程的概念(时序)外输出=f（外输入，状态）激励 =g（外输入，状态）状态 = h（激励，原状态）状态=h（外输入，原状态）同左同左同左 无状态表状态图流程图并发语句过程语句怎样

5、理解状态？状态就是在一组输入信号作用后（不是作用时），新输入信号未作用时，电路的自身的行为表现状态就是电路所记忆住的东西状态表现为由各触发器状态按一定顺序排列成的一组代码组合电路无所谓状态最简单的存储器件是什么?其存储作用体现在何处?时序逻辑电路的分析方法P.402,题3.21 QnA 0 10 1 1 1 Qn+1 QnA 0 10 11 1 Zn QnA 0 10 1 Qn+1 ，Zn1， 0，0， 1， 0 1 1 0输出方程： Z = A Q = A Q + A Q激励方程： J = A Q = A Q + A Q K = J状态方程： Qn+1 = J Qn + K Qn = J Q

6、n + J Qn = J = A Qn + A Qn 1/0 1/01/1 QnA 0 10 1 Qn+1，Zn1， 0，0， 1， 0 1 1 0现态 PS次态 NS转换条件 / 输出 0/01/100/1 1/01坐标是当前状态Qn与当前输入Xn，内容是下一状态（ Qn+1 ）与当前输出ZnX / ZCPAQZ同步时序电路中，通常是每个时钟周期一个状态，由电路的当前输入和当前的状态确定下一个周期的状态。输出指的是电路的当前输出，而不是下一个周期的输出 n-1 n n+1 n+2 Qn-1 Qn Qn+1 Qn+2 QnXn Qn+！Zn另一种分析方法不用状态真值卡诺图而用状态转换真值表 输

7、入 输出外输入 内输入（现态） 外输出 内输出（次态） 输入 输出 A Qn Z Qn+1 0 0 0 1 1 0 1 1输出方程： Z = A Q = A Q + A Q激励方程： J = A Q = A Q + A Q K = J状态方程： Qn+1 = J Qn + K Qn = J Qn + J Qn = J = A Qn + A Qn 01101001不用状态图而用状态表 PS NS，Z X=0 X=1 0 1 1，0 0，1 0，1 1，0移位寄存器的特征是什么？寄存器 串阅读MSI器件功能表要注意什么问题？控制端 功能 有效电平 与时钟同步否？ 优先关系读功能表的方法 先从最特殊

8、的行读起CR M1 M0 CP DSR DSL D1 D2 D3 D4 Q1n+1 Q2n+1 Q3n+1 Q4n+1 0 0 0 0 0 1 0 Q1n Q2n Q3n Q4n 1 0 0 Q1n Q2n Q3n Q4n 1 0 1 0 0 Q1n Q2n Q3n 1 0 1 1 1 Q1n Q2n Q3n 1 1 0 0 Q2n Q3n Q4n 0 1 1 0 1 Q2n Q3n Q4n 1 1 1 1 a b c d a b c d 清零保持保持右移左移置数 SRG401 C4 1/2R1,4D3,4D3,4D3,4D3,4D2,4DM0M1CPCRDSRD1D2D3D4DSLQ1Q2Q

9、3Q4M03移位寄存器的语言描述I F rising_edge (CP) THENnext_state =D3 & (Q3 DOWNTO Q1) ; IF n_CR = 0 THEN next_state nest_state nest_state nest_state null;END CASE;END IF;M是数组M1，M0，必须事先声明。 Q1 Q2 Q3 Q4 Q4J SH/LDK 74195 CR D1 D2 D3 D4 Q1 Q2 Q3 Q4 Q4J SH/LDK 74195 CR D1 D2 D3 D4移位寄存器的级联方法的要点是什么？1 2 3 41 2 3 45678 Q1

10、 Q2 Q3 Q4 Q4J SH/LDK 74195 CR D1 D2 D3 D4 Q1 Q2 Q3 Q4 Q4J SH/LDK 74195 CR D1 D2 D3 D4各控制端（包括时钟）并联左边的串行输出接右边的串行输入左边的串行输入，右边的串行输出作为总的串行输入和串行输出.时钟S / LCR串入串出试列举移位寄存器的应用布 置自学与实验自学内容自学范围 第三章 3.4.3 3.8 重点: 3.4, 3.5 , 3.7 3.4.3为什么说计数器的特点是一个“环”?对计数器的4个定语如何理解?集成计数器的集联有哪些方法?计数器的进位信号为什么在计至最大数(例如9或15）时产生?这与逢10进一或逢16进一有无矛盾