计算机体系结构(系统结构)考试例题大题

1、25例1.1将计算机系统中某一功能的处理速度加快15倍，但该功能的处理时间仅占整个系统运行时间的40，%则采用此增强功能方法后，能使整个系统的性能提高多少？解由题可知：F=40%=0.4根据定律可知：11S1.6nFe0.4(1Fe)(10.4)-Se15采用此增强功能方法后，能使整个系统的性能提高到原来的1.倍6。例1.2某计算机系统采用浮点运算部件后，使浮点运算速度提高到原来的25倍，而系统运行某一程序的整体性能提高到原来的4倍试计算该程序中浮点操作所占的比例。解由题可知：S=25=4S根据定律可知：14FeFe由此可得：Fe即程序中浮点操作所占的比例为78.例1.3假设FP指令的比例为2

2、5%，其中，FPSQR占全部指令的比例为2%,FP操作的CPI为4,FPSQR操作的CPI为20，其他指令的平均CPI为133。现有两种改进方案，第一种是把FPSQR操作的CPI减至2，第二种是把所有的FP操作的CPI减至2，试比较两种方案对系统性能的提高程度。解没有改进之前，每条指令的平均时钟周期CPI为：CPIi!jPI25%.3375%2iIC1）采用第一种方案FPSQR操作的CPI由CPI=20减至为=2,则整个系FPSQRFPSQR统的指令平均时钟周期数为：CPI=CPI（CPICPI）X2%FPSQRFPSQR=2222%=1.64（2）采用第二种方案所有FP操作的CPI由CPIF

3、P=4减至CPI=2，则整个系统的指令平均FP时钟周期数为：CPI=CPI（CPICPI）X25%FPFP=24225%=1.5从降低整个系统的指令平均时钟周期数的程度来看，第二种方案优于第一种方案。例21假设某模型机有7条指令，这些指令的使用频度如表左边所示。（计1算）这7条指令的操作码编码的最短平均码长；（画2出）哈夫曼树，写出这7条指令的哈夫曼编码，并计算该编码的平均码长和信息冗余量。指令频度Pi操作码使用哈夫曼编码操作码长度li利用哈夫曼概念的扩展操作码操作码长度liI10.4001002I20.30102012I30.151103102I40.0511100511004I50.041

4、1101511014I60.0311110511104I?0.0311111511114解7Hplogp2.17i2ii（2）其哈夫曼树如图所示，该树的每个叶结点分别对应于一条指令。在该树中，对每个结点向下的两个分支，分别用二进制“1”和“0”来表示。从该哈夫曼树可以很容易地写出哈夫曼编码。具体方法：对于任意一条指令Ii(i=1,2,7)，从哈夫曼树根结点出发、沿一条路径连接到叶结点I，i把途中所经过的各分支的“0”和“1”按从左到右的顺序记录下来，便是该指令的哈夫曼编码。上表中列出了所有指令的哈夫曼编码。7654321该哈夫曼编码的平均码长是25257Lpl2.20iii其信息冗余量为252

5、52.202.171.36%2.2025例i假设=5,在命中率为1和0.9两9种情况下，分别计算存储系统的访问效率。解：TT11ei1f(H,THT1(IH):2H(IH)当=时,.当=时,9例：在一个存储系统中，当的块大小为一个字时，命中率=;假设数据的重复利用率为5=。计25算块大小为4个字时，存储系统的命中率？并分别计算访问效率。解:=X=，采用预取技术之后，命中率提高到：H2.旦0.82010.992n20当Cache块大小为1/(0.8+5(1一个字时-0.8)0.8,访问效率为：11.80.55当Cache块大小为e1/(0.99+5(4个字时1-0.99)0.99,访问效率为：1

6、1.040.9例.1用一个和ha类似的机器作为第一个例子。假设Cache不命中开销为50个时钟周期，当不考虑存储器停顿时，所有指令的执行时间都是2.0个时钟周期，访问Cache不命中率为平均每条指令访存1.次。试分析Cache对性能的影响。解CPU时间=ICX(CPIexecution+每条指令的平均访存次数X不命中率X不命中开销)X时钟周期有Cache时间=ICx(2.0+1.33x2%x50)X时钟周期时间25=ICx333x时钟周期时间考虑Cache的不命中后，性能为：CPU时间有cache=ICX(2.0+l.33X2%X50)X时钟周期时间=ICX3.33X时钟周期时间实际CPI：3

7、.333.33/2.0=1.67(倍)CPU时间也增加为原来的1.67倍。但若不采用Cache,则：CPI=2.0+50X1.33=68.5例7.2考虑两种不同组织结构的Cache：直接映象Cache和两路组相联Cache,试问它们对CPU的性能有何影响？先求平均访存时间，然后再计算CPU性能。分析时请用以下假设：理想Cache(命中率为100%)情况下的CPI为2.0,时钟周期为2ns,平均每条指令访存1.3次。两种Cache容量均为64KB,块大小都是32字节。在组相联Cache中，由于多路选择器的存在而使CPU的时钟周期增加到原来的1.10倍。这是因为对Cache的访问总是处于关键路径上

8、，对CPU的时钟周期有直接的影响。这两种结构Cache的不命中开销都是70ns。(在实际应用中，应取整为整数个时钟周期)(5)命中时间为1个时钟周期，64KB直接映象Cache的不命中率为1.4%，相同容量的两路组相联Cache的不命中率为1.0%。例7.3考虑某一两级Cache：第一级Cache为L1,第二级Cache为L2。假设在1000次访存中，L1的不命中是40次，L2的不命中是20次。求各种局部不命中率和全局不命中率。假设L2的命中时间是10个时钟周期，L2的不命中开销是100时钟周期，L1的命中时间是1个时钟周期，平均每条指令访存1.5次，不考虑写操作的影响。问：平均访存时间是多少？每条指令的平均停顿时间是多少个时钟周期？解(1)第一级Cache的不命中率(全局和局部)是40/1000,即4%；第二级Cache的局部不命中率是20/40,即50%；第二级Cache的全局不命中率是20/1000,即2%。(2)平均访存时间=命中时间L1+不命