集成电路EDA设计技术：VGA接口显示器点亮程序测验

1、VGA接口显示器点亮实验二、原理分析与系统方案（系统划分）VGA显示工作原理 VGA显示器采用光栅扫描方式，即轰击荧光屏的电子束在CRT显示器上从左到右、从上到下做有规律的移动，其水平移动受水平同步信号HSYNC控制，垂直移动受垂直同步信号VSYNC控制。扫描方式一般分为逐行扫描和隔行扫描，这里采用逐行扫描。完成一行扫描的时间称为水平扫描时间，其倒数称为行频率，完成一帧（整屏）扫描的时间称为垂直扫描时间，其倒数称为场频，又称刷新率。VGA工业标准要求的时钟频率如下：时钟频率（Clock frequency）25.175MHz（像素输出的频率）行频（Line frequency）31469Hz场

2、频（Field frequency）59.94Hz3CRT显示VGA接口VGA图像显示控制器设计VGA图像显示控制器结构框图 Lab : VGA ControllerPLLSource ClockH-SyncGeneratorPixel ClockH-CounterV-SyncGeneratorV-CounterH-SyncV-SyncVGA DataControlMemoryPixel ClockXYRGBXYDATARequestDATAPatternGeneratorVGA图像显示控制器设计VGA行扫描时序VGA场扫描时序VGA时序行扫描时序要求（单位：像素，即输出一个像素Pixel的时

3、间间隔）场扫描时序要求（单位：行，即输出一行Line的时间间隔）场同步头场图像场周期对应位置V_TfV_TaV_TbV_TcV_TdV_TeV_Tg时间（Lines）222584808525行同步头行图像行周期对应位置H_TfH_TaH_TbH_TcH_TdH_TeH_Tg时间（Pixels）8964086408800要在屏幕上随意显示自己想要的东西，首先要做的是要点亮屏幕。这个实验的显示标准是640*48060Hz，VGA控制模块的时钟频率为25MHz，实验主要包括三个模块：同步模块，VGA控制模块，PLL模块。本实验是基于DE2开发板，器件型号是：cyclone II ep2c35f672

4、c6。这款器件的内部时钟是50MHz，所以需要一个PLL模块将50MHz分屏为25MHz。同步控制模块是控制显示标准，本实验为640*480，同时还向VGA控制模块提供坐标。VGA控制模块是设计的核心，控制屏幕的色彩。 VGA接口显示器点亮实验vga_module.v 是顶层模块，而且它包含了 pll_module.v , sync_module.v 和vga_control_module.v 。同步模块 1 module sync_module (clk_25m,rst_n,valid,hsync,vsync);2 input clk_25m;3 input rst_n;4 output v

5、alid;5 output hsync,vsync;6 7 /*/8 9 10 /*/11 12 reg 9:0count_h;13 14 always (posedge clk_25m or negedge rst_n)15 if (!rst_n)16 count_h=10d0;17 else if (count_h=10d799)18 count_h=10d0;19 else 20 count_h=count_h+1b1;21 22 /*/23 24 25 /*/26 27 reg 9:0count_v;28 29 always (posedge clk_25m or negedge rs

6、t_n)30 if(!rst_n)31 count_v=10d0;32 else if(count_v=10d524)33 count_v=10d0;34 else if (count_h=10d799)35 count_v=count_v+1b1;36 3712行定义了一个列像素计数器count_h，用于对列像素进行计数，每40ns就会累加，从0计数到799，然后转为下一行，又从0开始计数。27行定义了一个行计数器count_v，每当count_h计数到799行计数器就会加1.从0计数到524. /*/38 39 40 /*/41 42 reg isready;43 44 always (p

7、osedge clk_25m or negedge rst_n)45 if (!rst_n)46 isready=10d144 & count_h =10d35 & count_v =10d515)49 isready =1b1;50 else51 isready =1b0;52 53 /*/54 55 56 /*/57 assign valid=isready;58 assign hsync= (count_h10d96)?1b0:1b1;59 assign vsync= (count_v10d2)?1b0:1b1;60 61 62 /*/63 64 endmodule 42行定义了一个有效

8、区域标志寄存器，只有在这个区域内才会显示颜色。 58行表示了hsync的a段，在这段期间，hsync保持低电平，其他段保持高电平。59行表示了vsync的0段，在这段期间vsync保持低电平，其他段为高电平。VGA控制模块 1 module vga_control (clk_25m,rst_n,vga_r,vga_g,vga_b,valid);2 input clk_25m;3 input rst_n;4 input valid;5 output 9:0vga_r;6 output 9:0vga_g;7 output 9:0vga_b;8 9 /*/10 11 12 /*/13 14 reg

9、9:0r;15 reg 9:0g;16 reg 9:0b; 17 18 always (posedge clk_25m)19 if(!valid) begin20 r=10d0;21 g=10d0;22 b=10d0;23 end24 else begin25 r=10h3ff;26 g=10h3ff;27 b=10h3ff;28 end29 30 /*/31 32 33 /*/34 assign vga_r=r;35 assign vga_b=b;36 assign vga_g=g; 37 38 endmodule 14-16行定义了10为的R,G,B。18-29行，当进入有效区域，r=10

10、h3ff，g=10h3ff，b=10h3ff，即10位的rgb全为1，就可以让屏幕显示白色，点亮屏幕。顶层模块 1 module vga_module (vga_clk,clk,rst_n,hsync,vsync,sync_n,blank_n,vga_r,vga_b,vga_g);2 input clk;3 input rst_n;4 output hsync;5 output vsync;6 output sync_n;7 output blank_n;8 output 9:0vga_r;9 output 9:0vga_g;10 output 9:0vga_b;11 output vga_c

11、lk;12 13 14 /*/15 16 17 assign sync_n=1b0;18 assign blank_n=hsync & vsync;19 20 /*/21 22 wire vga_clk;23 24 vga_pll U1(25 .inclk0(clk),26 .c0(vga_clk);27 28 /*/29 30 31 32 /*/33 34 35 sync_module U2(36 .clk_25m(vga_clk),37 .rst_n(rst_n),38 .valid(valid),39 .hsync(hsync),40 .vsync(vsync);41 42 /*/43 44 45 /*/46 47 vga_control U3(48 .clk_25m(vga_clk),49 .rst_n(rst_n),50 .vga_r(vga