单片机技术及工程实践第4章课件

1、第4章 并行总线扩展技术4.1 并行总线扩展4.1.1 并行总线扩展方法 (采用三总线结构)P0口通过地址锁存器作地址/数据总线复用.14.1.2 单片机的最小系统片内无ROM的单片机,通过地址锁存器和程序存储器组构最小系统,由EA接地访问外配ROM.P0口和P2口不能再作I/O口使用.2内带程序存储器的51单片机最小系统由EA接正访问内部ROM,4组并行口均作I/O口.要对程序存储器、数据存储器、I/O口扩展,仍需用三总线方法且EA接正,访问ROM先内后外.34.1.3 并行总线的地址译码 (选通所扩芯片)1. 线译码法 (又称线选法)由P2口剩余的高端地址线控制所选芯片的片选端,片选信号低

2、电平有效.4图例中的线译码法地址范围* P2口余下的P2.3、P2.5、P2.6作芯片的片选线,未用到的口线取1和取0均可选中芯片,建议未用到的P2口线悬空或置为1状态,以避免地址重叠.* 此法适用于被选芯片数目不超过P2口线所供片选数目的场合,硬件电路简单,但地址空间没充分利用. 52. 全译码法 (适于芯片数多于P2片选线)由P2口剩余的高端地址线通过译码器后作片选线,常用有3-8译码器(3线入8线出),4-16译码器(4线入16线出)等.6图例中的全译码法地址范围* 扩展芯片的地址连续,可最大限度利用该地址空间. 片选数目不受P2剩余口线限制,但需附加译码电路.* P2口除了提供芯片内部

3、单元寻址的口线之外,剩余 的P2口线应全部参与译码.应用中不参与译码的口 线接高电平,使其状态固定,可避免地址重叠现象. 74.2 常用扩展器件 (74HC系列为例)4.2.1 8位D锁存器(74HC373)* LE为高电平,输出/输入直通;LE变低电平,数据锁存.* OE低电平时,三态门开通;高电平时,三态门关闭.* 并行总线扩展时74HC373作地址锁存,输入端1D8D 连接P0口, 输出端1Q8Q提供低8位地址A0A7,控 制端LE接地址锁存允许信号ALE,输出允许端OE接地. 84.2.2 8位单向总线驱动(74HC244)* 8个输入端为1A11A4 和2A12A4,8个输出端为 1

4、Y11Y4 和 2Y12Y4. 三态门控制端为1G和2G. * 使用时1G和2G同时接地,使8个三态门呈开通状态.* 常用来增加单向总线或器件输出线的驱动能力. 94.2.3 8位双向总线驱动(74HC245)* 8位端口A1A8和B1B8可作输入又可作输出端,取 决于方向控制端DIR和三态门使能端G的联合控制.G 接高电平呈高阻;接低电平传输方由DIR电平控制. * P0口属双向传输口,需采用74HC245双向总线驱动器 来增加P0口驱动能力.10总线双向驱动的连接 ( P0口双向驱动例)* 使能端G接地,驱动器有效,片外取指控制线PSEN和 RD片外读数控制线,经与门连接到方向控制端DIR

5、. * PSEN或RD变低时,与门输出呈DIR=0,读入外部数据.* 其它时间PSEN和RD均高,呈DIR=1,数据向外部送出.114.2.4 3-8译码器(74HC138)三个控制端G1、G2A、G2B连接为“高、低、低”的电平关系时,才能有译码输出,否则输出端全部呈高阻状态.具体应用时G1接正电源,G2A、G2B接地. (输入输出逻辑关系图) 123-8译码器逻辑功能(74HC138)注：输入端C为高位,A为低位.134.2.5 4-16译码器(74HC154)(输入输出逻辑关系图) 两个控制端G1,G2接低电平才有译码输出,其余状态输出端呈高阻状态,逻辑功能见表4-4(略).全译码法中当

6、所需片选线数目大于8时,采用此芯片. 144.3 存储器的扩展 4.3.1 程序存储器的扩展1. 常用的程序存储器扩展芯片15有两类芯片,一类为EPROM,如a)和b), 数据用紫外光擦除.一类为E2PROM,如c),数据电擦写. 2. EPROM程序存储器的扩展 配备有三总线接口. * 地址总线数N和芯片字节量M有关系:2N=M. * 数据总线为D0D7共8条. * 控制总线含片选线CE,输出允许线OE.注:图中正电源VCC和地GND通常隐含,不标出. 程序存储器的扩展遵循4.1节并行总线扩 展原则,可采用线译码法或全译码法.16程序存储器扩展电路实例 (三片27C64)P2高端口线接片选C

7、E,PSEN取址允许线接输出允许OE,EA接+5V,适于内带ROM单片机,地址范围:0000H1FFFH、2000H3FFFH、6000H7FFFH 173. 并行E2PROM程序存储器的扩展 (28C17A)在线电擦写,断电数据保留.可用作ROM,OE端由PSEN控制;或用作RAM,写WE端由WR控制.写入时间16MS,由P1.0判断RDY/BUSY脚从低变高完成.18写2817A(1)的汇编参考程序例：P2.3为0时片选有效,首地址为F000H,连续写入10个单元的“6”. MOV DPTR，#0F000H ；设定数据指针 MOV R0，#10 ；单元计数初值 MOV A，6 ；装入数据L

8、OOP： MOVX DPTR，A ；对28C17A写操作LOOP1：JNB P1.0，LOOP1 ；查RDY/BUSY低等待 INC DPTR ；增加数据指针 DJNZ R0，LOOP ；数据未写完,循环 RET ；子程序返回194.3.2 数据存储器的扩展1. 常用数据存储器扩展芯片 (2KB,8KB例)数据存储器RAM与ROM差别是多了写允许线WE.202. 静态数据存储器的扩展(2KB,8KB例)遵循三总线扩展原则,芯片写允许WE、读允许OE线分别接单片机的写控制WR、读控制RD线.21a)读操作时序 (2机器周期指令, S态含2相) * 地址锁存允许信号ALE从低电平变为高电平, 开始

9、读周期. ALE高电平时,低8位地址有效.* 图中(1)表示机器周期1的S2状态,由ALE下降 沿锁存低8位地址后,P0口浮空.* 图中(2)(3)表示机器周期1的S4S6状态,读 信号RD低电平有效时,P0口转为输入方式,同 时外部数据存储器被选通. * 上升沿时存储单元的数据输入P0口,并由CPU 读入累加器,然后P0口浮空.* 读周期取指控制线PSEN不起作用,呈高电平.22b)写操作时序 (2机器周期指令, S态含2相) * 地址锁存允许信号ALE从低电平变为高电平, 开始写周期.ALE高电平时,低8位地址有效.23* 图中(1)表示机器周期1的S2状态,由ALE下降 沿锁存低8位地址

10、后,P0口释放作为数据线. * 图中(2)(3)表示机器周期1的S4S6状态,写 信号WR低电平有效时,累加器A的数据从P0口 输出.* 在WR的上升沿把数据写入外部数据存储器. * 写周期取指控制线PSEN不起作用, 呈高电平 状态.注:可见取指令操作和读/写操作不会发生冲突. 24数据存储器扩展电路实例 (四片62C64)芯片有两种极性片选,常取CE1作低有效片选,CE2接高电平.74HC138作译码器,地址范围: 0000H1FFFH,2000H3FFFH, 4000H5FFFH, 6000H7FFFH.254.3.3 混合存储器的扩展 (含ROM和RAM)把一片ROM和一片RAM的片选

11、线连在一起,共同由单片机一根地址线来控制,使两芯片同时被选通, 由于取指和读/写指令不同,不会混乱,节省一半地址控制线.264.4 I/O口扩展 * I/O口扩展占用了RAM地址范围,需统一编址.* 常用TTL或CMOS锁存器、三态缓冲器作 I/O 口扩展芯片,由P0口分时使用.* 芯片选择和电路的扩展遵循“输入经三态缓 冲,输出需端口锁存”的原则. * 数据的输入、输出由单片机的读(RD) 和写 (WR)信号线进行控制.* 多芯片需用P2口进行片选控制, 把读/写线 和片选线由简单的门电路联合控制,使芯片 在地址选通的同时也完成输入、输出操作. 274.4.1 锁存器扩展输出口* 芯片带有输

12、出允许控制功能, 输入端1D8D, 输出端1Q8Q,时钟控制端CLK,锁存允许端G.* 片选线G=0选中芯片,输入数据在CLK上升沿 被锁存,输出端Q保持输入端D数据. 28用P2.0连接片选线G,P2.0=0的任何地址均可选中芯片(现取口地址FEFFH).由写控制线WR提供CLK控制脉冲,写操作一次输出一次数据.扩展电路的考虑依据 (见图b)参考程序：MOV DPTR，#0FEFFH ；数据指针指向芯片出口MOV A，#data ；数据送入累加器MOVX DPTR，A ；向输出口芯片送出数据 P0口可同时扩展更多的输出口芯片,但需考虑芯片的片选控制线数目以及P0口的负载能力. 294.4.2

13、 锁存器扩展输入口* 芯片带有输出三态门,锁存外部快速设备的 输出数据,以免丢失.输出端1Q8Q接P0口. * 锁存脉冲由外部提供给锁存控制端LE.用读 操作线RD控制芯片的输出允许端OE. 30扩展电路的考虑依据 (见图b)* 因P0口还可与其他芯片共用,74HC373无数据输出时应呈高阻隔离态, 所以OE接读控制线RD,不读操作时RD为高电平, 输出允许端OE无作用.* 用P2.70 作芯片地址(如7FFFH),可用逻辑“或”门电路实现RD与芯片输出允许端OE的联合控制,当RD和P2.7同为低电平时,可对芯片寻址和读操作. 读操作参考程序：MOV DPTR，#7FFFH ；数据指针指向芯片

14、入口MOVX A，DPTR ；从输入口芯片输入数据314.4.3 三态门扩展输入口* 双四路单向三态缓冲器,接收外部慢速设备的输出数据.用P2.70作芯片地址(如7FFFH),用读控制线RD通过“或”门联合控制1G和2G,可同时对芯片寻址和读操作,其余情况呈高阻. 32读操作参考语句：MOV DPTR，#7FFFH ；数据指针指向芯片入口MOVX A，DPTR ；从输入口芯片输入数据4.4.4 I/O口的混合扩展1. 多片输入口的扩展 (16个74HC244例)* 用4-16译码器的输出,控制各芯片的1G 和2G, 4位输入端由锁存器的输出来控制,用单片机 的ALE把P0信号锁存后取低4位来译

15、码.* 用8或16位数据指针执行外部读指令,被选通 的芯片便把外部信号经P0口送入累加器A.33* 用8位指针外部读指令：MOVX A, Ri 芯片片选地址：00H0FH至F0HFFH * 用16位指针外部读指令：MOVX A, DPTR 片选地址：0000H000FH、FFF0HFFFFH 342. 片外RAM与输入口的混合扩展 * P1.7和读操作RD联合或门1,控制62C256的片选CE.* P1.7经反相器3和RD联合或门2,控制373的输出OE.35* 用位指令使P1.70,选通62C256；P1.71 时,经反相器选通扩展的74HC373. * 芯片62C256占用15条地址线,

16、若把未用到的 P2.7悬空为1,则寻址范围为 8000HFFFFH, 而扩展的74HC373 可用该范围中的任一地址.* 需从外部输入信号中把一路选通信号连接到 74HC373的锁存允许端LE,在低电平时锁存外 部输入信号.* 因芯片无查询口线, 把锁存端LE接单片机外 中断INT1,以中断方式由P0口读输入口数据. 363. 输入口和输出口同时扩展 P0口扩展输入口(74HC373)和输出口(74HC573)* 扩展输入口LE接高电平不锁存, P2.7和RD经 或门1联合控制输出端OE,实现片选和读操作. 37* 扩展输出口OE接地允许输出,P2.7和WR经或 门2联合控制锁存端LE,实现片选和写操作.* 写操作期LE端为高电平,允许芯片的输出数 据变换;其余时间低电平,输出数据被锁存. 注: 74HC573的8位