通用MOS模拟集成电路基础

1、第一章 通用MOS模拟集成电路一. MOS器件物理基础主要内容了解MOS器件物理基础概念掌握MOS的I/V特性掌握二级效应基本概念了解MOS器件模型的基本结构MOSFET的结构MOSFET的立体图NMOS管PMOS管衬底Ldrawn：沟道总长度Leff：沟道有效长度， Leff Ldrawn2 LDMOSFET的几何参数LD：横向扩散长度（bulk、body）基本几何参数沟道宽度W：垂直于沟道长度方向的栅的尺寸。栅氧厚度tox：栅极与衬底之间的二氧化硅的厚度。mos管的种类增强型: 在栅源电压VGS为0时没有导电沟道，而必须依靠栅源电压的作用，才能形成导电沟道的mos管；耗尽型: 在栅源电压V

2、GS为0时mos管也存在导电沟道。mos管的符号：MOS管正常工作的基本条件MOS管正常工作的基本条件是:所有衬源（B、S）、衬漏（B、D）pn结必须反偏！寄生二极管同一衬底上的NMOS和PMOS器件寄生二极管*N-SUB必须接最高电位VDD！*P-SUB必须接最低电位VSS！*阱中MOSFET衬底常接源极SMOS管所有pn结必须反偏:例：判断制造下列电路的衬底类型的基本结构(小结)*N-SUB必须接最高电位VDD！*P-SUB必须接最低电位VSS！*阱中MOSFET衬底常接源极SMOS管所有pn结必须反偏:的工作原理mos管的工作原理栅源电压控制的MOSFETVGS=0时，源、衬底和漏形成两

3、个背靠背的pn结，总有一个pn结反偏，基本上无电流流过，此时漏源之间的电阻很大，没有形成导电沟道。SDBGSDBp+n+n+p-subVGSmos管的工作原理耗尽层的形成当VGS0时，则栅极和衬底之间构成平板电容器，在正的栅源电压作用下，绝缘层产生一个于指向衬底的垂直电场（由于绝缘层很薄，可产生高达105106 V/cm数量级的强电场），使栅极附近的p型衬底中的空穴被排斥，留下不能移动的受主离子（负离子），形成耗尽层，同时p型衬底中的少子（电子）被吸引到衬底表面。VGSSDBp+n+n+p-sub-+mos管的工作原理反形层的形成 当界面电势足够高时， 会将电子吸引到栅氧下， 形成一个n型薄层

4、 反型层，从而形成了源极和漏极间的导电沟道，mos管导通。在正的漏极电压作用下，产生漏极电流ID。VGSSDBp+n+n+p-sub-VDSiD-+反型层 当VGS继续升高时, 沟道加厚，沟道电阻减少，在相同VDS的作用下，ID将进一步增加。mos管的电特性阈值电压Vth：通常认为在形成导电沟道时所对应的栅源电压为Vth；而半导体物理学中， Vth定义为界面的电子浓度等于p型衬底的多子浓度时的栅压。多晶硅栅与硅衬底功函数之差，单位面积栅氧化层电容，耗尽区的电荷,是衬源电压VBS的函数。费米势，衬底的掺杂浓度，注：器件的阈值电压主要通过改变衬底掺杂浓度、衬底表面浓度或改变氧化层中的电荷密度来调整

5、，对于增强型nmos管，适当增加衬底浓度，减小氧化层中的正电荷即可使其阈值大于0；而氧化层中的正电荷较大或衬底浓度太小都可形成耗尽型nmos 。实际上，用以上方程求出的“本征”阈值，在电路设计过程中可能不适用，在实际设计过程中，常通过改变多晶与硅之间的接触电势即：在沟道中注入杂质，或通过对多晶硅掺杂金属的方法来调整阈值电压。比如：若在p型衬底中掺杂三价离子形成一层薄的p区，为了实现耗尽，其栅电压必须提高，从而提高了阈值电压。NMOS器件的阈值电压VTH(a)栅压控制的MOSFET (b)耗尽区的形成(c)反型的开始 (d)反型层的形成NMOS管VGSVT、VDS=0时的示意图NMOS管VGSV

6、T、 0VDS VGS-VT示意图沟道未夹断条件饱和区的MOSFET（VDS VGSVT）NMOS沟道电势示意图(0VDS VGS-VT )边界条件:V(x)|x=0=0, V(x)|x=L=VDS的阈值电压1.阈值电压：引起沟道区产生强表面反型的最小栅电压。2.沟道未夹断条件：自对准硅栅工艺 1970年，出现了采用自对准技术的硅栅工艺，采用多晶硅作为栅极材料。 在硅栅工艺中，S、D、G是一次光刻形成的，即先光刻出栅极，再以多晶硅为掩蔽膜，进行S、D区掺杂。多晶硅本是绝缘体，经过掺杂，内部载流子增多，变成导体，用作栅极材料和栅极引线。多晶硅栅NMOS工艺流程 （1）衬底制备典型厚度， =751

7、25mm(3” 5”) NA=10151016cm-3 =252cm （2）预氧在硅片表面生长一层厚SiO2，以保护表面，阻挡掺杂物进入衬底。 （3）涂光刻胶涂胶，甩胶，（几千转/分钟），烘干（100）固胶。 （4）通过掩模版MASK对光刻胶曝光 （5）刻有源区。掩模版掩蔽区域下未被曝光的光刻胶被显影液洗掉；再将下面的SiO2用HF刻蚀掉，露出硅片表面。 （6）淀积多晶硅除净曝光区残留的光刻胶（丙酮），在整个硅片上生长一层高质量的SiO2（约1000），即栅氧，然后再淀积多晶硅（12m）。 （7）刻多晶硅，自对准扩散用多晶硅版刻出多晶硅图形，再用有源区版刻掉有源区上的氧化层，高温下以n型杂质对

8、有源区进行扩散（1000左右）。此时耐高温的多晶硅和下面的氧化层起掩蔽作用自对准工艺 （8）刻接触孔在硅片上再生长一层SiO2，用接触孔版刻出接触孔。 （9）反刻Al除去其余的光刻胶，在整个硅片上蒸发或淀积一层Al（约1m厚），用反刻Al的掩模版反刻、腐蚀出需要的Al连接图形。 （10）刻钝化孔生长一层钝化层（如PSG），对器件/电路进行平坦化和保护。通过钝化版刻出钝化孔（压焊孔）。 图5-6 硅栅NMOS工艺流程示意图 3. I/V特性Qd：沟道电荷密度Cox：单位面积栅电容沟道单位长度电荷(C/m)WCox：MOSFET单位长度的总电容Qd(x)：沿沟道点x处的电荷密度V(x)：沟道x点处

9、的电势I/V特性的推导（1）电荷移动速度(m/s)V(x)|x=0=0, V(x)|x=L=VDSI/V特性的推导（2）对于半导体：且三极管区的MOSFET（0 VDS VGSVT）等效为一个压控电阻I/V特性的推导（3）三极管区(线性区)每条曲线在VDSVGSVTH时取最大值，且大小为：VDSVGSVTH时沟道刚好被夹断饱和区的MOSFET（VDS VGSVT）当V(x)接近VGS-VT，Qd(x)接近于0，即反型层将在XL处终止，沟道被夹断。mos管的I/V特性：忽略二阶效应，mos管的I/V特性的经典描述VGSVth：mos管的“过驱动电压”L：沟道的有效长度W/L称为宽长比，称为nmo

10、s管的导电因子ID的值取决于工艺参数：nCox、器件尺寸W和L、VDS及VGS。 NMOS管的电流公式截止区，VgsVTHVDSVTHVDS Vgs - VTHmos管的I/V特性截止区：VGSVth，ID0； 线性区：VDSVGSVth，漏极电流即为深三极管区：VDSVTN；VdVg-VTHNPMOS饱和条件: Vgs1是一非理想的因子；ID0为特征电流：m为工艺因子，因此ID0与工艺有关；而VT称为热电压：亚阈值工作特点：在亚阈值区的漏极电流与栅源电压之间呈指数关系，这与双极型晶体管相似。 亚阈值区的跨导为： 由于1，所以gm1,是一个非理想因子)MOS管亚阈值导电特性的Pspice仿真结

11、果VgSlogID仿真条件：VTW/L100/2MOS管亚阈值电流ID一般为几十几百nA, 常用于低功耗放大器、带隙基准设计。4.二级效应(小结)1.什么是”体效应“或者“背栅效应”？2.什么是沟道长度调制？3.亚阈值导电性？器件模型MOS器件版图MOS器件电容当VGS0时，栅极上的正电荷排斥了Si中的空穴，在栅极下面的Si表面上，形成了一个耗尽区,然后形成N型导电沟道。 N型导电沟道、耗尽区和P型衬底之间形成耗尽层电容C2。交叠电容栅极的侧面的交叠电容C3 C3=CoxWDWeff =Cgb0Weff栅-衬底间的总电容CGB栅源交叠电容CGS栅漏交叠电容CGD CGS = Cgs0 Weff

12、CGD = Cgd0 Weff, Cgs0/ Cgd0为单位面积的交叠电容结电容（源漏区与衬底间PN结势垒电容）：CSB、CDB底层电容Cj（单位面积的电容）侧壁电容Cjsw（单位长度的电容）Cj0：PN结零偏时单位底面积结电容；VR:通过PN结的反偏电压B：漏源区与衬底间PN结接触势垒差；m：底面电容的梯度因子，介于与之间CjCjsw栅源、栅漏电容随VGS的变化曲线C3=C4=COVW Cov：每单位宽度的交叠电容MOS管关断时: CGD=CGS=CovW, CGB=C1/C2C1=WLCoxMOS管深线性区时: CGD=CGS=C1/2+CovW, CGB=0, C2被沟道屏蔽MOS管饱和时: CGS= 2C1/3+CovW ,蔼CGD=CovW, CGB=0, C2被沟道屏蔽注意：在不同区域之间的转变不能由方程直接提供，只是根据趋势延伸而得 。当工作在三极管区与饱和区时，栅与衬底间的电容常被忽略，这是由于反