微机原理与单片机应用课件：第2章 微型计算机的基本组成电路

1、2.1 算术逻辑单元(ALU)2.2 触发器(Trigger) 2.3 寄存器(Register)2.4 三态输出电路2.5 总线结构2.6 存储器(Memory)第二章 微型计算机的基本组成电路 ControlABSALUArithmetic Logical Unit一组线2.1 算术逻辑运算单元（ALU）触发器：是由基本门电路组成的具有记忆功能的器件SRQQ2.2.1 RS 触发器RS触发器SCLKRQQ时标RS触发器SR2.2 触发器（Trigger)2.2.2 D触发器（1）DQQSRD触发器QQDCLK边沿触发的D触发器QQDCLK时标D触发器SRSRD Q QPRESET（置位）C

2、LEAR（清除）CLK2.2.2 D触发器（2）正边沿触发D触发器CLKD Q Q负边沿触发D触发器CLKD Q Q低电平预置及清除的D触发器2.2.3 JK触发器CLKS QR QJKJ K Q0 0 保持原态0 1 0 0 11 1 翻转J Q K QCLKPRCLR寄存器：是由触发器组成的，可以保存二进制数。寄存器缓冲寄存器用于暂存数据移位寄存器能够将其所存数据一位一位 地向左或向右移计数器一个脉冲到达时，会按二进制数 的规律累计脉冲数累加器用以暂存每次在ALU中计算的中 间结果2.3 寄存器（Register）2.3.1 缓冲寄存器（Buffer）（）Q3 D3Q2 D2Q1 D1Q0

3、 D0X3 X2 X1 X0CLKCLR4位缓冲寄存器电路原理图Y3 Y2 Y1 Y0X3 X2 X1 X0Y3 Y2 Y1 Y0数据在时钟信号的作用下由X端写到Y端Q0 D0CLRCLKLOADY0X02.3.2 缓冲寄存器（Buffer）（）X0=0Q0 1Q0Q0 LOAD CLK CLR 可控缓冲寄存器的符号XQ0X0X0=1=X0装入门（L门）控制数据的装入L=0L=1Q3 D3Q2 D2Q1 D1Q0 D0X3 X2 X1 X0CLKCLRX3 X2 X1 X0可控4位缓冲寄存器电路原理图Y3 Y2 Y1 Y0Y3 Y2 Y1 Y0 L L L LE=10 0 0 02.3.2 移

4、位寄存器（Shifting Register）Q3 D3Q2 D2Q1 D1Q0 D0DinCLK=10 0 0 10 0 1 10 1 1 11 1 1 1 LOAD SHL SHR CLK Din CLR可控移位寄存器的符号XY左移寄存器0 0 0 0 1SHLY3 Y2 Y1 Y02.3.3 计数器（Counter）（1）Q3 J3 K3Q2 J2 K2Q1 J1 K1Q0 J0 K0CLKCLR行波计数器的工作原理 行波计数器（Traveling Wave Counter）0 0 0 00 0 0 10 0 1 10 1 0 0COUNT控制计数端 COUNT CLK CLR可控计数器

5、符号0 0 1 0Q3 D3CLR0 1 0 01 0 0 00 0 0 12.3.3 计数器（Counter）（2） 环形计数器（Ring Counter）Q2 D2CLRQ1 D1CLRQ0 D0 CLRCLRCLK环形计数器CLKCLR=10 0 0 1PR0 0 1 0环形计数器在系统时钟信号的作用下产生顺序的控制信号计数规律：0001 0010 0100 1000 0001 0010 0100 1000 2.3.3 计数器（Counter）（3） 程序计数器（Program Counter） COUNT LOAD CLK CLRXY2.3.4 累加器（Accumulator） LOA

6、D SHL SHR CLK CLRXYX2.4 三态输出电路利用三态输出电路（E门）以及装入门（L门）可以实现总线的隔离EAB01011高阻高阻010BAE三态输出电路的逻辑表ENABLE=12.4 三态输出电路数据由DBLACLKEA ALBCLKEB BLCCLKECCLDCLKEDDW3W2W1W0（W总线）LAEALBEBLCECLDED=1=0=0=1=0=0=0=0数据由BA00100001控制字CONLBCLKEB BLACLKEA ALACLKEA ALBCLKEB BLDCLKEDDLBCLKEB BLDCLKEDDLBCLKEB B2.5 总线结构LACLKEA C控制器数

7、据总线控制总线总线结构符号图LACLKEA D ALBCLKEB BLACLKEARegisterMemory0 1 1 0 0 0 1 0单元的内容 1个字节（Byte）=8 bitR0R1R2D7D6D5D4D3D2D1D0译码器A0A1A2A3RERF 168的存储器2.6 存储器（Memory）2.6.1 地址译码器A3 A2 A1 A0R0R1R2RERF0 0 0 0110 0 0 110 0 1 011 1 1 011 1 1 1来自总线的地址信号11110根地址线可访问1024=1K地址 20根地址线可访问1024K=1M地址 1存储器随机存储器（RAM）只读存储器（ROM）静

8、态RAM（SRAM）动态RAM（DRAM）掩膜式ROM可编程ROM（PROM）可擦除PROM（EPROM）电擦除PROM（E2PROM）2.6.1 只 读 存 储 器（ROM）Read Only Mem0ry译码器D3 D2 D1 D0ER R R RR0R1R2R3R4R5R6R7A0A1A2地00010000000R00 0 0 1001000010000 1 0 1译码器D3 D2 D1 D0ER R R RR0R1R2R3R4R5R6R7A0A1A2地 0 0 0 1译码器D3 D2 D1 D0ER R R RR0R1R2R3R4R5R6R7A0A1A2地0 1 0 184ROMA0A

9、1A2ED0D1D2D3mnROMAEDROM的符号图当需要组成的内存容量为M，字长为N时，若已有mn的芯片所需芯片数=（M/m）（N/n）例1：组成32M8位的存储器，需要1M4位的存储芯片多少片？（32 / 1）（8 / 4）=64片存储单元数每个存储单元的位数假设存储器的地址线条数为a 2a=m168ROM8ERMARLCLK A3A2A1A0例2：某SRAM芯片，存储容量为64K16位，该芯片的地址 线和数据线分别为多少条?答：地址线16条，数据线16条例3：某微机系统地址总线20位，存 储单元为字节，用64K1的芯 片按全译码方式构成最大容量 的存储器，需存储器芯片多少 片。答：（1

10、024K / 64K）（8 / 1） =128片PC、MAR、ROM通过总线的联系如图，控制字如下，它们之间的信息是如何流通的？168ROMERMARLMCLKPC4848CP EP LM ER 0 1 1 0 0 0 0 1 1 0 0 0取数周期的信号流通000040 1 1 040 0 0 080 0 0 1 CPCLKCLR EP1 0 0 0000142.6.2 随机存储器（RAM）MAR88MDR1225612RAM1212 LMCLK WE ME LDCLK12Random Access MemoryMDR1 写入0 读出mnRAMmnRAMWE AMED=1MAR88MDR1225612RAM1212 LMCLK WE ME LDCLK12I1212PC8I0LICLKEI CPCLKCLR EP0 1 1 0 0 0 0 08800H=C19H数据写入存储器的过程 CP EP LM