CadencePCB设计及信号电源完整性解决方案

1、CadencePCB设计及信号电源完整性解决方案（2012/9/27 ）序言随着芯片封装板级系统的设计越来越复杂，信号速率越来越高，电源功耗越来越大，产品设计高密化趋势越来越明显，设计要求的越来越严格，我们需要更加专业的PCB设计及仿真工具；进一步完善信号完整性和电源完整性分析流程，通过相关工具与方法学的引入，进一步提高设计与创新能力。随着业界领先的信号完整性和电源完整性仿真软件供应商Sigrity成为 Cadence 的一员， 全新的 Cadence 芯片封装板级协同设计及仿真解决方案让你能够迅速优化芯片封装板级协同设计及仿真解决方案让你能够迅速优化芯片和封装之间的网络连接，以及封装与PCB

2、 之间的网络连接。通过网表管理、自动化优化路径以及信号和电源完整性分析，你可以对产品的成本与性能进行优化。将这种单一供应商的解决方案应用于芯片、封装与PCB，系统架构师可以尽早做出设计决策，然后将这些决策分配给单独的设计团队进行最终实施。Cadence PCB 设计及仿真解决方案的优点如下。提供一个经实践证明的、可扩展的、低成本高成效的PCB 设计解决方案，并可根据需要自由选择基础设计工具包加可选功能的组合形式。通过约束驱动式PCB 设计流程避免不必要的重复。支持以下各种规则：物理、间距、制造、装配和测试的设计（DFX ）、高密度互连（HDI ）、及电气约束（高速） 。具有通用和统一的约束管理

3、系统，用于创建、管理和验证从前端到后端的约束。兼容第三方应用程序的开放式环境，提高效率的同时，提供访问用其他开发工具开发的程序的入口。第一章 原理图设计Cadence 提供了完整的、可调整的技术，应用于印制电路板（PCB）的设计创建、管理和重用。将原理图设计输入功能与广泛的仿真和电路板布局技术相结合，Cadence 能够帮助工程师一开始就抓住设计意图。不管是用于设计新的模拟电路，还是为现有的PCB 修改原理图图表，还是设计一个带有HDL模块的数字块图表，Cadence 原理图输入技术让工程师可以输入、修改和检验PCB 设计。它还加入了强大的元件信息系统（CIS），促进首选元件和已知有用数 据的

4、重用。这种易于使用的技术让工程师能够将他们的创造力用于设计捕捉，而不是工具操作。分层 式原理图页面编辑器具有Windows 的用户界面，并拥有专门面向设计输入任务和发布设计数据的功能特性。集中化的项目管理实现了原理图数据的完美交换、电路仿真、电路板布局和信 号完整性分析。可配置的设计规则检查（DRC ）机制有助于消除代价高昂的工程变更单（ ECO）。可以从原理图数据库中包含的数据里创建出一份基本的物料清单（BOM ）。以下产品内含Cadence 原理图输入技术： Cadence Allegro Design Entry CIS 。Cadence OrCAD Capture CIS 。优点：提供

5、高速直观的原理图编辑方式。 通过设计重用加快原理图编辑效率。让现场可编程门阵列（FPGA ）和可编程逻辑设备（PLD ）的合成自动进行。通过单个电子数据表编辑器实现快速改动。导入和导出所有常用的设计文件格式。与强大的元件信息系统（CIS）结合，促进首选、现有元件的重用。2功能特色原理图编辑功能完整的原理图编辑器（见图3-1）让工程师可以在全面的工作界面中放置和连接各元件。它将各元件进行独特的封包，保证设计完整性，并为Cadence 支持的任意格式创建设计网表。工程师可以在单次会话中浏览和编辑多个原理图设计，并且在原理图之间复制和粘贴设计数据，实现数据重用。该原理图编辑器还支持为PCB 编辑流程

6、加入设计编辑的关键约束。项目管理器项目管理器（见图3-1 ）让工程师可以在整个设计流程中收集和整理项目所需的所有资源。展开的树状结构使其易于整理和查找设计文件，包括由PSpice 和AllegroAMS仿真器、OrCAD Capture CIS 、Allegro Design Entry CIS和其他插件生成的文件。该项目管理器使得设计文件易于查找。它还有一个向导为工程师提供特定设计流程的指引，它还有一个层级浏览器，显示设计模块之间的层级关系。层次化设计和重用不需要进行多重复制的子电路重用可提高原理图编辑效率。使用层次化模块，工程师只需要多次参考相同的子电路。层级端口的自动创建，消除了可能出现

7、的设计连接错误。端口和引脚可以根据层次化块和底层原理图动态更新。附加的导航功能可使用快捷键识别块边界和可访问性。图 3-1 Cadence Capture CIS 的窗口界面库与局部编辑库编辑器可从用户界面直接访问。工程师可以在库里面创建和编辑各个部分，或者直接在原理图页面进行而不会干扰工作流程。直观的图形化控制，加快了原理图局部的创建与编辑。新的部分可以通过已有的部分进行修改而迅速创建。新的部分还可以从电子数据表中创建。库元件生成器将FPGA 和 PLD 自动集成到系统原理图中。还可以为高引脚数的IC 如 FPGA 等自动生成元件库。大的元件还可以被分拆为多个部分。简易数据输入工程师可以调用

8、所有元件、线网、引脚和工程图明细表属性或者任何子集，并通过电子表属性编辑器迅速进行更改（见图3-1）。只需选择电路元件、群组地区或者整个页面，然后编辑元件、线网或引脚属性。元件信息系统AllegroDesign Entry CIS 和 OrCADCapture CIS 将元件信息系统（CIS ）的功能特性与Cadence 原理图输入技术相结合。该产品通过元件的有效管理，从而减少生产延迟和成本超支，减少了搜索现有元件进行重用、手动输入元件信息内容和维护元件数据上的时间。用户可以根据元件的电气属性搜索元件，而CIS 会自动取回相关元件（见图3-2）。图 3-2 元件信息系统CIS 非常适合单个设计

9、团队或者需要跨越多个地点合作的多个团队。它让工程师能够在设计流程的初期就可以调用正确的元件资料，并且可以将完整的规格传递到PCB 工程师和其他设计组员的手中，减少下行错误的可能性。它还提供了成本信息以供调用，让工程师能够使用最优选的、低成本的及尚有库存的元件。内嵌的元件选择器可以调用存储在MRP 或 ERP 系统以及工程数据库中的信息，并且它还可以让外部源数据与原理图设计数据库进行同步，从而自动生成 BOM 。在线元件库Active Parts 全面集成了在线元件库，让工程师可以从200 多万种元件中搜索和选择。这种对元件调用方式的巨大改进，给设计开创了极大灵活性的全新境界。拓展的CIS 文件

10、CIS 还提供了强大的报告生成功能。CIS 不会将工程师局限于原理图的内容，它还可以引用存在于元件数据库中的各种丰富信息，让报告生成功能进化到新的层次。工程师可以使用最新、最全面及最完整的信息生成BOM ，并通过Crystal 报告引擎创建报告。结构 /数据库集成接收插件进行可编程的逻辑设计和模拟仿真。允许在相同的环境中进行设计创建和仿真。 可与兼容微软ODBC 的数据库配合。工程师可以直接调用MRP 、ERP 和 PDM 系统中的数据。第二章 PCB 设计PCB Editor技术约束驱动式 PCB 设计环境Allegro PCB Designer 的核心是 PCB 编辑器，它是一个直观易用的

11、约束驱动式环境，用于创建和编辑从简单到复杂的 PCB，如图 2-1 所示。它具有众多特性，可解决广泛的设计和可制造性难题。强大的平面规划和布局工具，包括可加速设计布局的布局复制功能。强大的基于形状的推挤、紧贴交互式编辑，在建立高效互连设计环境的同时，还能实时、提醒式显示长度和时序余量。动态覆铜能力可在布局和布线反复过程中提供实时“梨地”功能和自动愈合功能。该 PCB 编辑器还能生成一整套光绘、裸板制造和测试输出数据，包括Gerber274x、NCdrill 及各种形式的裸板测试数据。图 2-1 Allegro PCB 编辑器和集成的工具约束管理约束管理系统可实时显示物理规则/间距规则、高速规则

12、及其状态（基于设计的当前状态）， 并且在整个设计过程的所有阶段均可提供。各工作表提供电子表格式的界面，使用户可以以分层的方式规定、管理和验证不同的规则。通过这种强大的应用，设计师们能将约束集创建为图形式拓扑，并进行编辑和查看，这些图形式拓扑可作为理想的实现策略的电子蓝图。它们一旦存在于数据库，约束即可针对受约束信号驱动布局布线过程。约束管理系统与 PCB 编辑器完美集成，可随着设计过程的前进对约束进行实时验证。验证的结果以图形化显示约束是否通过（绿色表示通过，红色表示未通过） 。这种方法可以让设计师立即在电子表格中看到设计过程，以及所做设计更改的影响。平面规划与布局PCB 设计解决方案的约束和

13、规则驱动式方法包括一套强大和灵活的、包括交互式和自动化的布局功能。在设计开始或平面规划过程中，工程师或设计师可将元件或子电路分配给特定的 “区域”。可以通过元件位号、元件封装/引脚类型、相关网络名、元件号或原理图页编号对元件进行过滤和筛选。因为组成当今电路板的元件有数千之多，精确管理至关重要。实时装配分析和反馈有助于这种管理 根据企业或EMS 的规定对元件进行布局，从而帮助设计师提高效率。动态面向装配设计（ DFA ）驱动式布局在交互式元件布局过程中提供实时的封装和封装间距检查（见图2-2）。基于二维封装电子表格阵列，可以实时反馈并提供最小间隙要求。根据封装的边到边、边到端，设计师可同时布局器

14、件，以达到最佳可布线性、可制造性及信号时序。图 2-2 装配设计（ DFA ）规则驱动式布局布局复制Allegro PCB Designer 中出色的布局复制技术使用户能够在设计中快速布局布线多个相似的电路。它使用户能够使用一个可用于设计内其他实例的已布局布线电路实例作为模板。已保存 布局模板还可用于使用相似电路的其他设计。复制布局时，用户可以从顶层到底层翻转或镜像 电路。当电路被从顶层移动到底层时，所有相关走线层，包括埋盲孔，都会被映射到正确的层。显示和可视化所有 PCB Editor 产品均内置三维查看器，允许通过平移、缩放、旋转对电路板某部分或复杂通道结构进行检查，减少同机械设计团队或

15、PCB 装配企业的重复工作，同时避免引入错误， 如图 2-3 所示的查看效果。该三维环境支持数个过滤选项，相机视图，实心、透明、线框等图形显示选项，以及用于平移、缩放和旋转显示内容的鼠标驱动式控件。三维视图还支持复杂孔结构或电路板绝缘层部分的显示。使用命令行可打开多个显示窗口，并且可以捕获三维图像并保存成 JPEG 格式。翻转电路板功能将设计围绕其Y 轴“翻转”，在线路板中翻转设计数据库。这种“翻转” 重新组织设计的显示方式，使原来的从顶部至底部显示变为从底部至顶部显示。对于在实验室调试电路板的硬件工程师或制造车间的装配/测试工程师来说，从CAD系统内部有一个真正的底侧视图是非常重要的。翻转电

16、路板不仅限于查看用途，处于该模式时还能进行设计、编辑。图 2-3 内置三维查看器交互式布线功能PCB 编辑器的布线提供强大的、交互式的功能，在提供最大化布线效率的同时保持用户对全局的控制。实时的基于形状的、任何角度的推挤布线使用户可以在“推挤优先”、 “ hug- preferred”或“ hug-only”模式间选择。动态推挤功能让交互式布线非常容易，如图2-4 所示。图 2-4 动态推挤在布线过程中，设计师可实时、图形化地查看对于具有高速约束的互连，还剩下多少时序裕量。交互式布线还能对具有高速长度或延迟约束的网络，实现多条网络的成组布线及交互式微调。多线路布线多线路布线允许用户将多条线路作

17、为PCB 上的一组快速布线。配合“紧贴轮廓”选项， 该工具能帮助设计师在刚性柔性设计的柔性部分上面布置多条线路，时间仅需数分钟而不像传统的一次一条布线的方式需要数小时来完成。紧贴轮廓选项确保布线时可以紧贴柔性设计部分的轮廓曲线，如图2-5 所示。图 2-5 多线路布线PCB 制造能生成一整套光绘、裸板制造和测试数据，包括Gerber 274x 、 NC Drill及各种形式的裸板测试数据。更重要的是，通过包含Valor UniversalViewer 的 Valor ODB+ 接口， Cadence 支持业界朝向无Gerber 制造的趋势方向发展。ODB+ 数据格式可以创建精确可靠的制造数据，

18、从而实现高品质的无Gerber 制造。第三章 仿真设计随着 PCB 设计越来越复杂，信号速率越来越高，电源功耗越来越大，产品设计高密化趋势越来越明显，设计要求的越来越严格，单纯凭借工程师的经验进行设计的做法，已经很难完成。信号完整性(Signal Integrity,SI) 和电源完整性(Power Integrity,PI) 的仿真和设计已经成为产品开发流程的必备流程，对产品的成败起到关键性的作用。Cadence 在收购业界领先的信号完整性和电源完整性仿真软件供应商Sigrity之后，提供的综合解决方案可以很好的解决我们面临的上述问题。EMI/EMC 解决方案（ Speed2000,Powe

19、rSI ）随着系统速率的提高，不仅仅是高速数字信号的时序、信号完整性问题突出，同时因系统中高速数字信号产生的电磁干扰及电源完整性造成的EMC问题也非常突出。高速数字信号产生的电磁干扰不仅会造成系统内部的严重互扰，降低系统的抗干扰能力，同时也会向外空间产生很强的电磁辐射，引起系统的电磁辐射发射严重超过EMC标准，使得产品不能通过EMC 标准认证，特别是随着国内外各种EMC标准的强制执行，产品的EMC问题越来越受到研发人员的关注。Sigrity关注于PCB板级和封装的EMI/EMC特性，进行EMC分析，从根本上解决PCB/Package 表层走线与电源/地平面波动板边辐射作为EMI辐射源的问题。其

20、具有以下特点：设置简单，流程化的设计过程快速定位是否可能存在EMC问题并且在结果中可以分别定义各个走线，板边的辐射，便于找到原因业界唯一一款时频域结合求解EMI 工具，结合IBIS 、SPICE 等波形模拟产品实际工作状态下的辐射。特有的一个平台下时域EMC 分析功能近场分析功能，3D 结果显示与近场场强热点（Hot-Spots）区域显示。远场分析功能，以及 FCC 标准检查，结合FCC 标准判别远场辐射量级，查出强辐射频率点。 也可以客户化定义标准。系统仿真解决方案（SPEED2000）SPEED2000是用于分析和设计高速电子系统的通用时域工具软件包。软件使用特别高效的专利仿真技术进行多层

21、电源地间的三维电磁场仿真。SPEED2000真实地再现实际系统中的电源地网络，考虑封装和印刷电路板中的各种电磁效应，包括电源地之间的波动（同步开关噪声），过孔和走线之间的耦合，以及电路和封装间的交互作用。SPEED2000不仅可以显示电压和电流随时间的变化，而且可以显示电压和电流在空间的变化，以此直观地告诉设计者，噪声是怎样产生的，如何传递的，以及噪声是否在容限范围之内。SPEED2000的主要功能：?分析各种 PCB/封装的时域性能时域波形通过PCB/封装互连之后的畸变时域串扰时域反射时域震荡时域电源地噪声电源地噪声的三维分布EMI 辐射分析SPEED2000主要优点：集成多种针对性仿真流程

22、，结合流程化操作界面，用户只需根据界面提示就可轻松完成仿真任务完全基于当前产品设计结构、器件模型进行求解基于非理想电源地的算法，准确模拟SSN等现象支持任意激励波形、任意测试点位置、TDR/TDT等方式模拟产品工作及测试仪器通过加载 IBIS、SPICE等模型结合当前产品的物理设计，模拟当前产品的实际工作状态和辐射强度内部集成 EMC 测试标准，方便对远场、近场辐射进行判断，进而找到当前设计的强辐射频率及区域电源网络和地网络当作非理想的情况来处理，考虑的是非理想的信号返回路径，准确模拟 SSN等复杂 SI/PI 问题；业界唯一一款时频域结合求解EMI 工具，将 IBIS、SPICE等模型产生波

23、形来模拟产品实际工作状态下的EMI；物理封装 /PCB 的自动 merge 功能，结合Die 模型直接做全系统级分析的时域仿真工具；TDR/TDT流程模拟仪器测试条件，便于分析信号、阻抗质量； 信号线的阻抗分布检查、等长检查、耦合检查；流程化的操作界面和简洁的菜单，易学易用。电源完整性与信号模型提取解决方案(PowerSI)PowerSI 可以为先进的集成电路(IC) 封装及印刷电路板(PCB) 提供快速、准确的全波电分析。PowerSI 对电子系统在频域中进行分析，非常适用于对集成电路的封装或印刷电路板进行整体电磁分析。 PowerSI 使用了Sigrity公司独特的专利分析技术，在对平面上

24、的分割、槽，多层电源/ 地结构，大量的通孔和走线等具体结构并在提取精确模型时使用了自适应的数值网格技术。PowerSI 的主要功能 提取 PCB板级和封装级电源网络与信号网络的阻抗（Z）参数及散射参数，为精确分析电源和信号的性能提供依据分析板上任意位置的谐振特性，找出系统在实际工作时电源平面上的谐振及波动特性，为电源的覆铜方式及去耦电容的放置位置提供依据分析整板远场和近场的EMI/EMC性能，为解决板级的EMI/EMC问题提供依据PowerSI主要优点：?业界唯一的仿真引擎自动去检测优化高密过孔算法，大大提高了仿真的精度；?支持从 0Hz 开始的全频模型段S/Y/Z 网络参数提取，并通过强制S

25、 参数因果性和无源性选项，改善时域仿真结果的收敛性；自适应扫频方式，增强的低频仿真精度?电源网络和地网络当作非理想的情况来处理，考虑的是非理想的信号返回路径，准确提取SSN等复杂 SI/PI问题?提取 PCB板级和封装级电源网络与信号网络的阻抗（Z）参数及散射（S）参数，找出关键的谐振频率点分布，为精确分析电源和信号的性能提供依据；?分析板上任意位置的空间波动特性，为评估电源的覆铜方式及确定去耦电容的放置位置提供依据；?分析 PCB的本征谐振模式，为分析PCB本身的结构特性提供依据；?分析整板远场和近场的EMI/EMC性能，为解决板级的EMI/EMC问题提供依据；?信号线的阻抗分布检查、等长检

26、查、耦合检查。电热协同仿真解决方案(PowerDC)PowerDC在进行直流分析时可以同时考虑电-热之间的相互影响，仿真结果更精确。PowerDC能对 IC 封装和 PCB 板提供快速准确的直流分析和电热协同分析。PowerDC 提供了一个step-by-step的工作流程来发现隐含的直流压降问题、电流密度问题、热可靠性问题。这些问题可能导致系统故障并带来额外的产品成本。PowerDC能够快速的给出分析结果，同时带有感应线优化和DRC 检查等高级功能。分析结果可以导出用于其他相关分析。在电性能的功率分析部分，其具体包含以下主要功能：直流压降分析，找到板上器件实际工作时得到的电压，通过调整器件布局或者优化感应线的位置，进行快速的DRC检查并消除过压和欠压风险；平面电流密度分析，定