简易数字信传输性能分析仪设计报告

1、简易数字信号传输性能分析仪摘要：本设计是以STM32F10弹片机为控制核心，辅以现场可编程逻辑门阵列FPGA件制作的一台简易数字信号传输性能分析仪，该系统在FPGA内部产生曼彻斯特码和伪随机信号，曼彻斯特码经过低通滤波和可调衰减与放大电路进行前端信号调理， 该信号与经可调衰减后的伪随机信号进入加法器。 后级通过滤波与可调衰减进行信号调理和采样。 数字信号分析电路对曼彻斯特编码信号进行边沿检测，通过对两边沿之间的宽度进行计数，对计数值进行处理实现同步时钟的提取。该设计可在低信噪比情况下提取时钟，实现了眼图的显示。经测试，整个设计实现了基础部分的要求和发挥部分的要求 , 系统性能安全可靠，用户界面

2、良好。关键词：单片机可编程逻辑器件数字信号传输眼图一、方案设计与比较数字信号发生器的设计：方案一： 使用中规模集成电路芯片实现指定数字信号及伪随机信号的发生， 然后用门电路处理后输出信号；方案二：使用大规模集成电路（如 FPGA中的移位寄存器及其门阵列实现指定信号的发生，直接输出 TTL 电平；方案一成本较低，但使用的芯片数量较多，硬件设计较复杂，而且进阶要求中曼彻斯特编码会增加硬件设计的负担；方案二使用现成的FPGA开发板，可较方便且较快实现指定信号的设计输出。而且可较容易实现对信号的曼彻斯特编码。所以采用方案二。1.2 低通滤波器设计：方案一 ：采用运算放大器与电阻电容搭建。可采用 Fil

3、ter Pro ， TI-TINA 等软件设计滤波器，此软件设计的滤波器截止频率精度高，外围器件可根据此软件的仿真结果进行微调即可；运放采用opa606 等常见运放芯片，满足这里的滤波器要求。方案二 ：采用集成低通滤波器芯片 LT1562-2 或 LT1568 搭建。芯片内部集成滤波功能模块，外围电路简单，只需接入几个电阻电容即可。方案三 ：可采用 3 阶无源滤波器，电路简单，但需匹配输入、输出阻抗，误差也不易做小；基于简单可行可靠的原则，比较以上方案，我们选用方案二。同步信号提取的设计方案一：先测曼切斯特信号的脉宽，得到较大波的脉宽，根据产生曼切斯特信号的原理可得，该脉宽恰是其原始时钟的周期

4、长度，根据此得到原始时钟的频率，进而得到同步信号。方案二：原序列一个循环周期中曼切斯特上升沿和下降沿的总和是固定的，在同一段时间内，可以把上升沿和下降沿的总数跟频率对应起来，即可以得到原来同步时钟的频率，频率输出由计数器实现，通过对计数器的异步清零与原序列进行相位同步，这样就可以得到同步信号。第二个方案测量的频率简单，易行，频率比原始的多或少，就在此基础上减掉几个或增加几个，对于不稳的频率或有过冲，更加准确，所以选择方案二。二、理论分析与计算低通滤波器的设计巴特沃思滤波器具有通带最大平坦幅度特性，式（ 3-1 ）是 n 阶巴特沃思低通滤波器的幅频响应表达 式?。AVA(S)1R1R2CC1S2

5、+ Rc Rc (1AV/1WR2cle(3-1 )R1R2C1C截止角频率截止频率:电压增益：AV 1 ;由于设计要求每个滤波器带外衰减不少于40dB/十倍频程，采用四阶电路，理论可达80dB/十倍频程。四阶巴特沃思低通滤波器的传输函数为；A(S)=A1(S)A2(S)(3-2 )100kHz低通滤波电路如下：图2低通滤波电路 参数计算：R1=R2=15KC9=C2=100PF;R3=R4=fc= - =215.7kHz截止频率： 2；电压增益：A 1 ;同样200kHz低通滤波电路参数值如下：R1=R2=C9=C2=100PF;R3=R4=fc= - =215.7kHz截止频率： 2电压增

6、益：A 1 ;500kHz低通滤波电路参数值如下：R1=R2=3KC9=C2=100PF;R3=R4=fc= - =530.5kHz截止频率： 2；电压增益：A 1 ;由于设计要求滤波器通带增益在一一内可调， 压放大彳数为010倍内可调。2.2 m序列数字信号m序列数字信号由线性移位寄存器产生，如图 的输入端通过系数与移位寄存器的各级状态相连,;C12=500PF;C12=500PF;C12=500PF;在滤波电路后接一级可调放大电路以满足设计需要。电3所示。主要由移位寄存器和反馈函数构成。反馈函数通过反馈线作为x1的输入。移位寄存器在时钟的作用下把反馈函数的输出存入x1,在下一个时钟周期又把

7、新的反馈函数的输出存入x1而把原x1的内容移入x2,依次循环下去，xn不断输出。由题要求得，m序列数字信号由线性移位寄存器产生，则f (x1, x2,., xn)为 xi,，xn 的模 2 加 n。f (x1 , x2 ,., x8 )x0 x4x5x63-3 )f (x1 , x2 , , x12 )x0 x7x8x113-4)图 3 m 序列数字信号产生过程框图数字信号 V1： f1(x) = f1 (x) 18x 的 m 序列 , 由式子可用右移 8 位的寄存器，再由4 输入异或门，或门及8 输入与门实现。4伪随机信号V3： f2(x)1 x x12x的m序列由式子可用右移 12位的寄存

8、器，再由4输入异或门，或门及12 输入与门实现。同步信号提取首先要把模拟信号变成数字信号， 滤掉高频噪声信号， 由于曼彻斯特编码与原序列的关系是曼彻斯特码的上升沿表示原序列的 1 ，下降沿表示原序列的 0 ，可以由原序列与同步时钟异或得到，那么原序列一个循环周期中曼切斯特上升沿和下降沿的总和是固定的， 在同一段时间内， 可以把上升沿和下降沿的总数跟频率对应起来，即可以得到原来同步时钟的频率，频率输出由计数器实现，通过对计数器的异步清零与原序列进行相位同步，这样就可以得到同步信号。眼图显示方法观测眼图可以对信号质量作出定量和定性分析， 眼图的眼张开越大越好, 线条越清晰越好 , 眼图稳定比抖动好

9、 , 单线比多线好, 希望交叉点在幅值的中间 , 图形对称。只要系统有同步信号，就可以把同步时钟和信号输到示波器中，由同步时钟外部触发显示眼图。在发挥部分中，输入端同步信号不可用，则需要从曼彻斯特码中提取同步信号时钟，用于以显示眼图。三、电路与程序设计系统框架组成数字信号发生器、伪随机信号发生器、滤波电路、衰减与放大电路和数字信号分析电路构成。系统框图如图 6 所示。图 6 系统组成框架单元电路分析与设计低通滤波设计由于设计要求每个滤波器带外衰减不少于40dB/ 十倍频程，采用四阶巴特沃斯电路。当截止频率为100KHz时，电路如下图所示：加法器设计 将经过调理后的信号和噪声（用伪随机信号模拟噪

10、声）叠加模拟经过信道传输之后的信号。伪随机信号发生器的数据率为10Mkbps,即此加法器的带宽需要满足10MHz此处选用带宽高的高输入阻抗电流反馈型运算放大器 ths3091 。电路如下图所示。数字电路分析电路由于曼彻斯特码在传输过程中不可避免的会受到外界的干扰从而产生信号波形的失真， 接收到的波形将不再是规则的方波， 因此在同步时钟提取之前必须对接收的信号先进行滤波整形。 信号传输速率最大为100kbps,作为模拟噪声输入的伪随机信号传输速率为10Mkbps,将加噪信号经过600KHz低通滤波器滤掉噪声， 再经过电压比较器对信号进行整形， 之后将信号送入同步提取时钟电路即可提取同步时钟。电路

11、见图 11。图11图12单片机流程图四、系统软件设计单片机实现对数字信号数据流在10kbps100kbps以10kbps步进可调，控制信号同步时钟在10KHz700KH范围内以10KHz步进。单片机流程图如上图图12所示。五、测试仪器与测试数据分析测试仪器直流稳压电源：YWK323B260MHz 数字存储示波器：Tektronix TDS 100220MHz模拟示波器：YB4320G100M 数字信号源：rigol DG3101A20M 数字信号源：rigol DG1022A交流毫伏表Wy2294测试方案与结果（1）低通滤波器参数测试测试方案：20M数字信号源输出正弦波信号送入低通滤波器，改变

12、正弦波频率，通过数字示波器观察 输出信号的频率；固定正弦波频率，调节滑动变阻器，观察输出信号的大小。测试结果与分析：测试结果见表表一输入信号Vpp=4V截止频率（KHZ）-3dB处频率截止频率输出恬号Vpp增益范围（V/Vn）MinMax100200500分析：经测试，截止频率误差均小于10%输出信号增益范围满足，满足题目要求。（2）信号发生器参数测试信号数据率测试测试方案：同步时钟信号的频率与数据率数值相等。已知信号同步时钟信号的频率，通过数字示波器 观察信号最小间隔对应的频率即可。测试结果与分析：测试结果见表三。表二 数字信号发生器产生的信号数据率测试表（以 10kbps步进）。设定数据率

13、（kbps ）102030405060708090100实际输出（kbps）误差（%题目要求伪随机彳t号数据率为10Mkbps,实际测13t为（） Mkbps,误差为 %。分析：数据率测试结果显示误差均小于 1%满足题目要求。信号幅度测试测试方案：通过交流毫伏表测信号信号峰峰值。测试结果与分析：曼彻斯特编码信号不经过放大器时，实际测试眼幅度为，满足TTL（TTL高电平为）电平；调节衰减与放大电路的滑动变阻器， 为随机信号峰峰值范围为 100mWV,满足题目范围100mW TTL电平。（3）信噪比测试测试方案：逐渐提高伪随机信号的峰峰值，用示波器观察眼睛的张开程度，并不断从曼彻斯特码信号 中提取同步时钟，直到无法提取同步时钟为止。在曼彻斯特码信号增益范围内不断改变信号的幅值重复上述测试。测试结果与分析： 当曼彻斯特码信号幅值较大时，随着伪随机信号的峰峰值不断增大，眼睛张开程度越来越小，峰峰值到达最大的时候，眼睛接近闭合，但是此时仍能提取同步时钟；当信号幅值慢慢减小到某一值时，随着噪声峰峰值不断增大，同步时钟信号渐渐变差，最终无法提取。六、参考文献【 1 】 张肃文 . 高频电子线路（第四版）