集成电路工艺原理期末试题

1、电子科技大学成都学院二零一零至二零一一学年第二学期集成电路工艺原理 _课程考试题 A 卷（120 分钟） 一张A4纸开卷 教师：邓小川一三四五六七八九十总分评卷教师1、名词解释：（7分）答：Moore law :芯片上所集成的晶体管的数目，每隔18个月翻一番。特征尺寸：集成电路中半导体器件能够加工的最小尺寸。Fabless IC设计公司，只设计不生产。SOI:绝缘体上硅。RTA:快速热退火。微电子：微型电子电路。IDM :集成器件制造商。Chipless:既不生产也不设计芯片，设计IP内核，授权给半导体公司使用。 LOCOS :局部氧化工艺。STI :浅槽隔离工艺。2、现在国际上批量生产IC所

2、用的最小线宽大致是多少，是何家企业生产？请举出三个以上在这种工艺中所采用的新技术（与亚微米工艺相比）？（7分）答：国际上批量生产IC所用的最小线宽是Intel公司的32nm。在这种工艺中所采用的新技术有：铜互联；Low-K材料；金属栅；High-K材 料；应变硅技术。3、集成电路制造工艺中，主要有哪两种隔离工艺？目前的主流深亚微米隔离工艺是哪种器件隔离工艺，为什么？（7分）答：集成电路制造工艺中，主要有局部氧化工艺一LOCOS ;浅槽隔离技术一STI两种隔离工艺。主流深亚微米隔离工艺是：STL STI与LOCOS工艺相比，具有以下优点：更有效的器件隔离；显著减小器件表面积；超强的闩锁保护能力；

3、对沟道无侵蚀；与CMP兼容。4、在集成电路制造工艺中，轻掺杂漏（LDD ）注入工艺是如何减少结和沟道区间的电场，从而防止热载流子的产生？（7分）答：如果没有LDD形成，在晶体管正常工作时会在结和沟道区之间形成高电场，电子在从源区向漏区移动的过程中，将受此电场加速成高能电子，它碰撞 产生电子空穴对， 热电子从电场获得能量， 造成电性能上的问题，如被栅氧化层 陷阱俘获，影响器件阈值电压控制。LDD注入在沟道边缘的界面区域产生复杂 的横向和纵向杂质剖面。LDD降低的杂质浓度减小了结和沟道区间的电场，把结中的最大电场位置与沟道中的最大电流路径分离，从而防止热载流子产生。5、解释为什么目前 CMOS工艺

4、中常采用多晶硅栅工艺，而不采用铝栅工艺？（7分）答：目前CMOS工艺中常采用多晶硅栅工艺，而不采用铝栅工艺的原因是：采用自对准方式，减小了晶体管的尺寸和栅电极与源、漏电极间的交叠电容，从而提高器件的集成度与工作速度。 多晶硅可以高温氧化， 对多层布 线 非常有利。 阈值电压低（取决于硅与二氧化硅的功函数差） 。 有利于 采用 等比例缩小法则。 耐击穿时间长。6、什么是离子注入时的沟道效应？列举出三种控制沟道效应的方法？（7分）答：沟道效应：单晶硅原子为长程有序排列，当注入离子未与硅原子碰撞减速，而是穿透了晶格间隙时，就发生了沟道效应，使预期的设计范围（如掺杂深度和浓度）大大扩展。方法：1、倾斜

5、硅片；2、掩蔽氧化层；3、预非晶化。7、在半导体制造技术中，高 k介质和低k介质各自应用在什么地方，为什么？ （7 分）答：低k材料用于层间介质，因为低 k介质减小电容，从而减小 RC信号延 迟， 提高器件工作频率。高k介质用在替代栅氧化层，提高栅氧厚度，抑制栅极隧穿漏电流；还可应 用于DRAM存储器，提高存储电荷（或能量）密度，简化栅介质结构。8、阐述铜金属化面临的三大问题，如何解决这些问题？（7分）答：铜金属化面临的三大问题： 扩散到氧化区和有源区； 刻蚀困难（干法刻蚀难以形成挥发性物质），铜不容易形成图形；铜在较低温度下（V200C）极易氧化，且不能生成保护层来阻止进一步的氧化。解决办法

6、： 双大马士革中采用 CMP,无需刻蚀铜； 鸨填充用作局部 互联金属和第一层金属与有源区的接触，避免铜刻蚀和铜“中毒”oSi3N49、Si3N4材料在半导体工艺中能否用作层间介质，为什么？请举两例说明在集成电路工艺中的应用。（7分）答：Si3N4材料在半导体工艺中不能用作层间介质，因为Si3N4材料的介电常数大用作层间介质会引起很严重的互连延迟Si3N4在集成电路工艺中的应用：芯片最终的钝化层；STI工艺中的CMP的阻止层。化学机械平坦化的工作机理是什么？与传统平坦化方法相比，它有哪些 优点？ （7分）答：化学机械平坦化（CMP ）工作机理：表面材料与磨料发生反应，生成 容易 去除的表面层；

7、同时表面层通过磨料中的研磨剂和研磨压力与抛光垫的相对运动而机械磨去。与传统平坦化方法相比， CMP优点：全局平坦化；平坦化不同的材料；平 坦化 多层材料；减小严重表面起伏；制作金属图形的方法之一；改善台阶覆盖；不使用危险气体；减薄表面材料去除表面缺陷。MOS器件中常使用什么晶面方向的硅片，双极型器件呢？请分别给出原因。（7分）答：MOS器件：100 Si/SiO 2界面态密度低；双极器件：111的原子密度大，生长速度快，成本低。采用提拉法（CZ法，切克劳斯基法）和区熔法制备的硅片，哪种方法质量更高，为什么？那么目前 8英寸以上的硅片， 经常选择哪种方式制备，为什么？（7分）答：区熔法制备的硅片

8、质量更高，因为含氧量低。8英时以上的硅片，选择 CZ法制备，晶圆直径大。 TOC o 1-5 h z 为什么硅片热氧化结束时通常还要进行氢气或氢-氮混合气体退火？（7分）答：距Si/SiO2界面2nm以内的Si的不完全氧化是带正电的固定氧化物电荷区；对于器件的正常工作，界面处的电荷堆积是不受欢迎的；通过在氢气或氢 一氮混合气中低温450 C退火，可以减少这种不可接受的电荷。比较投影掩模版和光学掩模版有何异同？说明采用什么技术形成投影掩模版上的图形？（7分）答：投影掩膜版：图形可能仅包含一个管芯，也可能是几个。容易形成亚微米图形；小曝光场，需要步进重复；光学缩小，允许较大的尺寸。光学掩膜版：包含

9、了对于整个硅片来说确定一工艺层所需的完整管芯阵列。没有缩小系统， 很难形成亚微米图形； 曝光场是整个硅片； 掩膜与硅片有相同的 关 键尺寸。投影掩膜版的制造：电子束直接写。在大规模集成电路中，闩锁效应来自于 MOS器件有源区PN结与衬底之 间寄生的双极性晶体管。请举出3种微电子工艺中利用离子注入或别的手段抑制或消除闩锁效应的方法。（7分）答：抑制CMOS电路中闩锁效应（Latchup ）的方法有：SOI衬底技术；大剂量离子注入形成深埋层； 用离子注入产生倒掺杂阱； 硅片表面外 延层。为什么栅介质层的厚度减少有一个大致的极限？为什么现在需要高K值（介电常数）的栅介质？ 低K介质用在什么地方？ 为

10、什么？（7分）答：随着特征尺寸的缩小，栅氧化层越来越薄， 栅极隧穿漏电流指数性增加，从而导致功耗增加。高k介质用在替代栅氧化层，提高栅氧厚度，抑制栅极隧穿漏电流。低k材料用于层间介质，因为低k介质减小电容，从而减小 RC信号延迟，提高 器件工作频率。解释质量输运限制 CVD工艺和反应速度限制 CVD工艺的区别，哪种工 艺依赖于温度，LPCVD和APCVD各属于哪种类型？（7分）答：质量传输限制淀积速率：淀积速率受反应物传输速度限制，即不能提供 足够的反应物到衬底表面，速率对温度不敏感（如高压 CVD）。反应速度限制淀积速率：淀积速率受反应速度限制，这是由于反应温度或压 力过低（传输速率快），提

11、供驱动反应的能量不足，反应速率低于反应物传输速度。LPCVD属于：反应速度限制淀积速率；APCVD属于：质量传输限制淀积速率。铝互连复合金属膜由哪几层金属组成？每层的作用是什么？（7分）答：铝互连复合金属膜的组成：Ti/TiN ; Al/AlCu ; TiN。Ti/TiN :接触层金属和阻挡层金属。Al/AlCu :导电层；TiN :阻挡层金属和抗反射涂层。离子注入后为什么要退火，高温退火和快速热处理哪个更优越，为什么？（7分）答：离子注入会将原子撞击出晶格结构而损伤硅片晶格。如果注入的剂量很大，被注入层将变成非晶。另外，被注入离子基本不占据硅的晶格点，而是停留在晶格间隙位置。这些间隙杂质只有

12、经过高温退火过程才能被激活。退火能够加热被注入硅片，修复晶格缺陷，还能使杂质原子移动到晶格点，将其激活。高温退火和快速热处理工艺，快速热处理更优越。因为：高温炉退火在800-1000度退火，导致杂质的再扩散；快速热退火只是1000c下短暂时间退火，减小了杂质的再扩散和瞬时增强扩散。:、作图题（共10分）1、在一块N型Si衬底上，通过离子注入方式形成一个 PN结二极管，其纵向剖 面如 下图所示。分别画出采用负胶和正胶工艺形成这个PN结二极管时所采用的掩模板的 形貌，即P区、N+区和P+区的形成。（6分） 小尺寸的PN结二极管，采用负胶还是正胶，为什么? 八11掩模板透光区域的表示方法掩模板不透光

13、区域的表示方法N +p+- Nar1 11N-Si如果制作4分）答：（1）正胶工艺的掩模板：P型离子注入：?刀;N+离子注入：P+离子注入：负胶工艺的掩模板P型离子注入：N+离子注入： S3P+离子注入:（2）采用正胶。因为负胶容易被显影液泡胀变形，线宽不易控制。2、简单示意画出制作在P+硅衬底的P-外延层上的nMOS管的剖面结构示意图,并标注出电极以及阱、源区和漏区的掺杂类型。（5分）。并简要说明阱注入与源漏区的离子注入时有何区别，为什么。（5分）/答：制作在P+硅衬底的外延层上的nMOS管的剖面结构示意图如下图所示：阱注入与源漏区的离子注入时的区别： 阱注入通常采用倒掺杂技术，浓Sourc

14、e? Gate? ? Drainepip+ substrate度的峰值在体内的某处；而源漏区的离子注入通常为浅结注入，浓度的峰值在表面；阱注入通常采用质量比较大的原子，如磷、硼等；而源漏区的离子注入通常采用质量比较轻的原子，如碑、氟化硼等。三、计算题（共20分）1、硅片热氧化生长遵从如下公式：t2ox+ Atox= B （t + T,其中tox为硅片经过t时 间 后Si02的生长厚度（口 m） B为抛物线速率系数（八m/h） ; B/A为线性速率系数（P m/h） t为生成初始氧化层（同一工艺参数）所用的时间（h） o我们希望通过对一初始表面氧化层厚度为0的硅片进行一 2段氧化过程：干氧（0.

15、5 h）一湿氧（2 h）来生成厚的Si02薄膜作为隔离场氧层。干氧温度为1100C,湿氧水汽氧化温度为920C。已知：920E下水汽氧化相关工艺参数分别为：A=0.50叩，B=0.20八m2/h;1100c下干氧氧化相关工艺参数分别为：A=0.09 P ,B=0.03 U5 /h。试计算：a 0.5 h内干氧生成的Si02厚度（Am） ； （4分）b、2 h内湿氧水汽氧化所生成的SiO2厚度（ym） ； （4分）C、整个氧化过程所消耗的硅层的厚度（ym） 0 （2分）提示：在计算a、b时请注意，需要通过之前的初始 SiO2层厚度来确定对应氧化 步 骤的初始SiO2层生长时间T （非真实生长时间

16、，令t=0即得）。提示：在计算a、b时请注意，需要通过之前的初始 SiO2层厚度来确定对应氧化 骤的初始SiO2层生长时间t （非真实生长时间，令t=0即得）。解：(a) t t2ox + At x= B (t + T)又T初始氧化层厚度为0; 2彳一(t ox + Atox ) / B = 0 ht2ox+ Atox B (t1 + )，又 T t 仁 0.5 h;t2ox+ 0.09tox 0.03 (0.5 +0 ); 即口 tox 0.0855 ym答：0.5 h内干氧生成的SiO2厚度为0.0855 ym0(b) ?2bx + Atox= B(t + t),又？?湿氧时初始氧化层厚度

17、为0.0855um;t = ( t2ox + Atox ) / B = 0.25 ht2ox+ Atox= B(t2 + T)又？Q2=2 h;t2ox+ 0.5tox = 0.2 (2 +0.25)；即 P tox= 0.4659 um答：2 h内湿氧水汽氧化所生成的 SiO2厚度为0.4659 um0(c)总的硅片氧化生成的二氧化硅厚度tox= 0.0855 +0.4659 =0.5514g m?方肖耗的硅层厚度为ts= 0.5514 (.45=0.2481 um答：整个氧化过程所消耗的硅层的厚度为 0.2481 um。2、假如从气态BF3分子中提取两种复合离子 BF21+和BF12+分别

18、进行浅结离子注入，实现P型掺杂，当加速场的电势差为 30 kV,束流为20微安，注入扫描面 积是20 X 20 cm2。计算(1)离子注入的能量分别为多少？ ( 5分)(2)当注入剂量为3X 1015原子/cm2,注入时间分别是多少？( 5分)解：(1) v KE = nV? BF1+: 30 kV X1 = 30 keV? BF2+: 30 kV X2 = 60 keV答：BF21+ft BF12+离子注入的能量分别为：30 keV和60 keV。(2) v Q = It / enA?3F21 + : t = Q enA / I = 3 10 1520201.6 为 0-19 / 20 10-6 = 9600S二 BF12+: t = Q enA / I = 3 10 15 20 20 2X1.6 10-19 / 20 10-6 = 19200S答：当注入剂量为3 X1015原子/cm2, BF21+ft BF12+离子注入时间分别是：9600S 和 19200S。3、为实现更小的微细加工线宽，最新的光