以太网接口MII,RMII,SMII,GMII总线接口简介

1、以太网接口MII,RMII,SMII,GMII总线接口简介所有的这些接口都从Mil而来，Mil是（MediumIndependentInterface）的意思，是指不用考虑媒体是铜轴、光纤、电缆等，因为这些媒体处理的相关工作都有PHY或者叫做MAC的芯片完成。MII支持10兆和100兆的操作，一个接口由14根线组成，它的支持还是比较灵活的，但是有一个缺点是因为它一个端口用的信号线太多，如果一个8端口的交换机要用到112根线，16端口就要用到224根线，到32端口的话就要用到448根线，一般按照这个接口做交换机，是不太现实的，所以现代的交换机的制作都会用到其它的一些从Mil简化出来的标准，比如R

2、MII、SMII、GMII等。RMil是简化的Mil接口，在数据的收发上它比Mil接口少了一倍的信号线，所以它一般要求是50兆的总线时钟。RMil一般用在多端口的交换机，它不是每个端口安排收、发两个时钟，而是所有的数据端口公用一个时钟用于所有端口的收发，这里就节省了不少的端口数目。RMil的一个端口要求7个数据线，比Mil少了一倍,所以交换机能够接入多一倍数据的端口。和Mil样，RMil支持10兆和100兆的总线接口速度。SMil是由思科提出的一种媒体接口，它有比RMil更少的信号线数目，S表示串行的意思。因为它只用一根信号线传送发送数据，一根信号线传输接受数据，所以在时钟上为了满足100的需

3、求，它的时钟频率很高，达到了125兆，为什么用125兆，是因为数据线里面会传送一些控制信息。SMil一个端口仅用4根信号线完成100信号的传输，比起RMil差不多又少了一倍的信号线。SMll在工业界的支持力度是很高的。同理，所有端口的数据收发都公用同一个外部的125M时钟。GMil是千兆网的Mil接口，这个也有相应的RGMil接口，表示简化了的GMil接口。Mll工作原理“媒体独立”表明在不对MAC硬件重新设计或替换的情况下，任何类型的PHY设备都可以正常工作。包括分别用于发送器和接收器的两条独立信道。每条信道都有自己的数据、时钟和控制信号。Mil数据接口总共需要16个信号，包括TX_ER,T

4、XD,TX_EN,TX_CLK,COL,RXD,RX_EX,RX_CLK,CRS,RX_DV等。Mil以4位半字节方式传送数据双向传输，时钟速率25MHz。其工作速率可达100Mb/s。Mil管理接口是个双信号接口，一个是时钟信号，另一个是数据信号。通过管理接口，上层能*和控制PHY，其管理是使用SMi（SerialManagementinterface）总线通过读写PHY的寄存器来完成的。PHY里面的部分寄存器是lEEE定义的，这样PHY把自己的目前的状态反映到寄存器里面,MAC通过SMi总线不断的读取PHY的状态寄存器以得知目前PHY的状态，例如连接速度，双工的能力等。当然也可以通过SMi

5、设置PHY的寄存器达到控制的目的，例如流控的打开关闭，自协商模式还是强制模式等。不论是物理连接的Mil总线和SMi总线还是PHY的状态寄存器和控制寄存器都是有lEEE的规范的，因此不同公司的MAC和PHY一样可以协调工作。当然为了配合不同公司的PHY的自己特有的一些功能，驱动需要做相应的修改。PHY是物理接口收发器，它实现物理层。包括Mii/GMil（介质独立接口）子层、PCS（物理编码子层）、PMA（物理介质附加）子层、PMD（物理介质相关）子层、MDi子层。100BaseTX采用4B/5B编码。PHY在发送数据的时候，收到MAC过来的数据（对PHY来说，没有帧的概念，对它来说,都是数据而不

6、管什么地址，数据还是CRC）,每4bit就增加1bit的检错码，然后把并行数据转化为串行流数据，再按照物理层的编码规则把数据编码，再变为模拟信号把数据送出去。收数据时的流程反之。PHY还有个重要的功能就是实现CSMA/CD的部分功能。它可以检测到网络上是否有数据在传送，如果有数据在传送中就等待，一旦检测到网络空闲，再等待一个随机时间后将送数据出去。如果两个碰巧同时送出了数据，那样必将造成冲突，这时候，冲突检测机构可以检测到冲突，然后各等待一个随机的时间重新发送数据。这个随机时间很有讲究的，并不是一个常数，在不同的时刻计算出来的随机时间都是不同的，而且有多重算法来应付出现概率很低的同两台主机之间

7、的第二次冲突。通信速率通过双方协商，协商的结果是两个设备中能同时支持的最大速度和最好的双工模式，这个技术被称为AutoNegotiation或者NWAY。隔离变压器把PHY送出来的差分信号用差模耦合的线圈耦合滤波以增强信号，并且通过电磁场的转换耦合到连接网线的另外一端。RJ-45中1、2是传送数据的，3、6是接收数据的。新的PHY支持AUTOMDI-X功能，也需要隔离变压器支持，它可以实现RJ-45接口的1、2上的传送信号线和3、6上的接收信号线的功能自动互相交换。GMII简介GMII（GigabitMII）GMII采用8位接口数据，工作时钟125MHz,因此传输速率可达1000Mbps。同时

8、兼容Mil所规定的10/100Mbps工作方式。GMII接口数据结构符合IEEE以太网标准。该接口定义见IEEE802.3-2000。发送器：GTXCLK吉比特TX.信号的时钟信号（125MHz）TXCLK10/100M信号时钟TXD7.0被发送数据TXEN发送器使能信号TXER发送器错误（用于破坏一个数据包）注：在千兆速率下，向PHY提供GTXCLK信号，TXD、TXEN、TXER信号与此时钟信号同步。否则，在10/100M速率下，PHY提供TXCLK时钟信号，其它信号与此信号同步。其工作频率为25MHz（100M网络）或2.5MHz（10M网络）。接收器：RXCLK接收时钟信号（从收到的数

9、据中提取，因此与GTXCLK无关联）RXD7.0接收数据RXDV接收数据有效指示RXER接收数据出错指示COL冲突检测（仅用于半双工状态）管理配置MDC配置接口时钟MDIO配置接口I/O管理配置接口控制PHY的特性。该接口有32个寄存器地址，每个地址16位。其中前16个已经在“IEEE802.3,2000-22.2.4ManagementFunctions”中规定了用途，其余的则由各器件自己指定。RMII简介RMII:ReducedMediaIndependantInterface即简化媒体独立接口；是标准的以太网接口之一比MII有更少的I/O传输。关于RMII口和MII口的问题RMII口是用

10、两根线来传输数据的，MII口是用4根线来传输数据的，GMII是用8根线来传输数据的。MII/RMII只是一种接口，对于10M线速,MII的速率是2.5M,RMII则是5M；对于100M线速，MII的速率是25M,RMII则是50M。MII/RMII用于传输以太网包，在MII/RMII接口是4/2bit的,在以太网的PHY里需要做串并转换、编*等才能在双绞线和光纤上进行传输，其帧格式遵循IEEE802.3(10M)/IEEE802.3u(100M)/IEEE802.1q(VLAN)。以太网帧的格式为：前导符+开始位+目的mac地址+源mac地址+类型/长度+数据+padding(optional

11、)+32bitCRC如果有vlan,则要在类型/长度后面加上2个字节的vlantag，其中12bit来表示vlanid，另外4bit表示数据的优先级！千兆以太网MII接口类型主要有GMII、RGMII、SGMII、TBI和RTBI五种。GMII接(如下图):与MII接口相比，GMII的TX/RX数据宽度由4位变为8位，GMII接口中的控制信号如TX_ER、TX_EN、RX_ER、RX_DV、CRS和COL的作用同MII接口中的一样，发送参考时钟GTX_CLK和接收参考时钟RX_CLK的频率均为125MHz(1000Mbps/8=125MHz)。在这里有一点需要特别说明下，那就是发送参考时钟GT

12、X_CLK,它和MII接口中的TX_CLK是不同的,Mil接口中的TX_CLK是由PHY芯片提供给MAC芯片的，而GMII接口中的GTX_CLK是由MAC芯片提供给PHY芯片的。两者方向不一样。在实际应用中，绝大多数GMII接口都是兼容MII接口的，所以，一般的GMII接口都有两个发送参考时钟：TX_CLK和GTX_CLK（两者的方向是不一样的，前面已经说过了），在用作MII模式时，使用TX_CLK和8根数据线中的4根。RGMII接口（如下图所示）:RGMII即ReducedGMII，是RGMII的简化版本，将接口信号线数量从24根减少到14根（COL/CRS端口状态指示信号，这里没有画出），

13、时钟频率仍旧为125MHz,TX/RX数据宽度从8为变为4位，为了保持1000Mbps的传输速率不变，RGMII接口在时钟的上升沿和下降沿都采样数据。在参考时钟的上升沿发送GMII接口中的TXD3:0/RXD3:0，在参考时钟的下降沿发送GMII接口中的TXD7:4/RXD7:4。RGMI同时也兼容100Mbps和10Mbps两种速率，此时参考时钟速率分别为25MHz和2.5MHz。TX_EN信号线上传送TX_EN和TX_ER两种信息，在TX_CLK的上升沿发送TX_EN，下降沿发送TX_ER；同样的，RX_DV信号线上也传送RX_DV和RX_ER两种信息，在RX_CLK的上升沿发送RX_DV

14、,下降沿发送RX_ER。RGMII的收发时序如下图所示（点击看大图）：TXERRRXD7:4TSUAVRXERRRXD9：0RXD7:4GTXCLKtatFHY)TXDp：OTKD7iT_HOLD列TXD|7:4TXD|3:UTXD7:4.1T_HOLDTXEN!-TMAV4：!.jUi口XD7:4:H1=i“TSUM:!:RXERASGMII接口（如下图所示）:SGMII即SerialGMII,串行GMII,收发各一对差分信号线，时钟频率625MHz，在时钟信号的上升沿和下降沿均采样，参考时钟RX_CLK由PHY提供,是可选的，主要用于MAC侧没有时钟的情况，一般情况下，RX_CLK不使用。

15、收发都可以从数据中恢复出时钟。在TXD发送的串行数据中，每8比特数据会插入TX_EN/TX_ER两比特控制信息，同样，在RXD接收数据中，每8比特数据会插入RX_DV/RX_ER两比特控制信息，所以总的数据速率为1.25Gbps=625Mbps*2.其实，大多数MAC芯片的SGMII接口都可以配置成SerDes接口（在物理上完全兼容，只需配置寄存器即可），直接外接光模块，而不需要PHY层芯片，此时时钟速率仍旧是625MHz，不过此时跟SGMII接口不同，SGMII接口速率被提高到1.25Gbps是因为插入了控制信息，而SerDes端口速率被提高是因为进行了8B/10B变换，本来8B/10B变换

16、是PHY芯片的工作，在SerDes接口中，因为外面不接PHY芯片，此时8B/10B变换在MAC芯片中完成了。8B/10B变换的主要作用是扰码，让信号中不出现过长的连“0”和连“1”情况，影响时钟信息的提取，关于8B/10B变换知识，我后续会单独介绍。TBI接口（如下图所示）:TBI即TenBitInterface的意思，接口数据位宽由GMII接口的8位增加到10位,其实，TBI接口跟GMII接口的差别不是很大，多出来的2位数据主要是因为在TBI接口下，MAC芯片在将数据发给PHY芯片之前进行了8B/10B变换（8B/10B变换本是在PHY芯片中完成的，前面已经说过了），另外，RX_CLK+/-

17、是从接收数据中恢复出来的半频时钟，频率为62.5MHz，RX_CLK+/-不是差分信号，而是两个独立的信号，两者之间有180度的相位差，在这两个时钟的上升沿都采样数据。RX_CLK+/-也叫伪差分信号。除掉上面说到的之外，剩下的信号都跟GMII接口中的相同。大多数芯片的TBI接口和GMII接口兼容。在用作TBI接口时,CRS和COL一般不用。RTBI接口（如下图所示）:RTBI即ReducedTBI,简化版TBI,接口数据位宽为5bit,时钟频率为125MHz，在时钟的上升沿和下降沿都采样数据，同RGMII接口一样，TX_EN线上会传送TX_EN和TX_ER两种信息，在时钟的上升沿传TX_EN

18、,下降沿传TX_ER；RX_DV线上传送RX_DV和RX_ER两种信息，在RX_CLK上升沿传RX_DV，下降沿传RX_ER。总线总线是一种由公司开发的两线式串行总线，用于连接微控制器及其外围设备。总线产生于在年代，最初为音频和视频设备开发，如今主要在服务器管理中使用，其中包括单个组件状态的通信。例如管理员可对各个组件进行查询，以管理系统的配置或掌握组件的功能状态，如电源和系统风扇。可随时监控内存、硬盘、网络、系统温度等多个参数，增加了系统的安全性，方便了管理。参考资料:总线特点总线最主要的优点是其简单性和有效性。由于接口直接在组件之上，因此总线占用的空间非常小，减少了电路板的空间和芯片管脚的数量，降低了互联成本。总线的长度可高