电子技术基础(数字部分)第五版-期末复习试题1

1、期末复习 11. 数字逻辑概论教学要求：了解数字电路与数字信号的概念；掌握数制概念；掌握二、八、十、十六进制之间的相互转换；掌握二进制数的算术运算方法；熟悉8421BCD码；了解余3BCD码、格雷码和ASCII码；掌握二值逻辑变量与基本逻辑运算方法；掌握逻辑函数及其表示方法。数制 所用符号 基数 表示符号 进位规则十进制 0,1,2,3,4,5,6,7,8,9 10 D 逢十进一二进制 0,1 2 B 逢二进一八进制 0,1,2,3,4,5,6,7 8 O 逢八进一十六进制 0,1,2,3,4,5,6,7,8,9 16 H 逢十六进一 A,B,C,D,E,F常用四种数制1、二、八、十六进制 十

2、进制方法：按权展开例：进制之间的转换(1101)B=123+122+021+120=(8+4+0+1)D =(13)D(15)O=181+580=(8+5)D =(13)D(A3C)H=10162+3161+12160=(2560+48+12)D =(2620)D二进制转换成十六进制：例 (101010001.010111)B 例 (BE8F)H =(78AE)H (1011 1110 1000 1111)B十六进制转换成二进制：例 (111100010101110)B 2、二、八、十六进制之间的转换=(151.5C)H 例 (10 110.011 01)B 例 (752.1)O=(26.32

3、)O =(111 101 010.001)B二进制转换成八进制：八进制转换成二进制：八进制转换成十六进制： =(010 110.111 010)B 例(26.72)O=(16.E8)H =(01 0110.1110 10)B 十六进制转换成八进制：例(A6.38)H =(1010 0110.0011 1000)B =(10 100 110.001 110)B =(246.16)O3、十进制 二进制例1.2.2 将十进制数(37)D转换为二进制数。解：将(37)D按如下的步骤转换为二进制数由上得 (37)D=(100101)B(MSB)(LSB) 方法：整数部分和小数部分分别进行转换。整数部分采

4、用除2取余法，小数部分采用乘2取整法。转换后再合并。解由于精度要求达到0.1%=1/1000，需要精确到二进制小数10位，即1/210=1/1024。0.392 = 0.78 b-1= 00.782 = 1.56 b-2= 10.562 = 1.12 b-3= 10.122 = 0.24 b-4= 00.242 = 0.48 b-5= 00.482 = 0.96 b-6 = 00.962 = 1.92 b-7 = 10.922 = 1.84 b-8 = 10.842 = 1.68 b-9 = 10.682 = 1.36 b-10= 1所以 例 将十进制小数(0.39)D转换成二进制数，要求精度

5、达到0.1%。精度达到0.1% 整数部分采用除2取余法，先得到的余数为低位，后得到的余数为高位。 小数部分采用乘2取整法，先得到的整数为高位，后得到的整数为低位。所以：(44.375)10(101100.011)2 例 将十进制小数(44.375)D转换成二进制数。整数部分 余数(5379.3985)10=（12403.314) 84、十进制 八进制 例 将十进制数(5379. 3985)D转换成八进制数。(MSB)(LSB)小数部分 整数整数部分 余数(7141.25)D=（1BE5.4) H5、十进制 十六进制 例 将十进制数(7141. 25)D转换成十六进制数。小数部分 整数(MSB)

6、(LSB)0.2516 = 4.00 4二-十进制码(BCD码）用4位二进制数来表示一位十进制数中的09十个数码。 4 位二进制数有16种组合，选择10种来表示09个数码常用的8421BCD码自然二进制数00001001表示0 9。BCD8421 0111()D 7=11214180+=1101 2421 BCD求BCD代码表示的十进制数=12+14+ 02+ 11=(7)D十进制数用BCD代码表示不能省略！不能省略！真值表、函数表达式、波形图、电路图、卡若图 例：逻辑函数及其表示方法真值表： 逻辑真值表ABL0 0 10 1 01 0 01 1 1逻辑表达式：L=ABAB+=AB波形图：电路

7、图：教学基本要求：1、熟悉逻辑代数常用基本定律、恒等式和规则；3、熟悉硬件描述语言Verilog HDL。2、掌握逻辑代数的变换和卡诺图化简法；2. 逻辑代数与硬件描述语言基础1. 逻辑运算公理2. 与、或、非的运算顺序逻辑代数的基本定律和恒等式3. 基本定律交换律：A + B = B + AA B = B A结合律：A + B + C = (A + B) + C A B C = (A B) C 分配律：A + BC = ( A + B )( A + C )A ( B + C ) = AB + AC A 1 = AA 0 = 0A + 0 = AA + 1 = 10、1律：A A = 0A +

8、 A = 1互补律： 注意：基本定律反映的是逻辑关系，而不是数量之间的关系，所以不能简单套用代数中运算规则。A = A重叠律：A + A = AA A = A摩根定理吸收律：反演律：A + B + C + = A B C A B C = A + B + C +其它常用恒等式 ABACBCAB + ACABACBCDAB + AC 该恒等式说明：两个乘积项中分别包含因子 A 和 A ，这两个乘积项的其余因子组成第三个乘积项，该项是多余的，可以消去。 以上基本定律要求熟记。“或-与”表达式“与非-与非”表达式 “与-或-非”表达式“或非或非” 表达式“与-或” 表达式逻辑函数的代数法化简1、逻辑函

9、数的最简与-或表达式 与项(乘积项)的数目最少； 与项中变量的个数最少。例：与-或表达式易于转换成其他类型的函数式。例：例：已知逻辑函数表达式为 要求：（1）最简的与-或逻辑函数表达式，并画出相应的逻辑图；（2）仅用与非门画出最简表达式的逻辑图。)解：利用 A=A和摩根定理 最小项：构成逻辑函数的基本单元。输入变量为n的最小项，是n个输入变量的乘积，每个变量以原变量和反变量的形式出现一次。、 、A(B+C)等则不是最小项。例如：A、B、C三个逻辑变量的最小项有(23)8个，即 、最小项的定义及其性质 对于输入变量的任一组取值，全体最小项之和为1。 任何逻辑函数都能变换成唯一的最小项表达式。 例

10、如：逻辑函数的最小项表达式= m7m6m4m2 用卡诺图表示逻辑函数 卡诺图：将n变量的全部最小项都用小方块表示，并使具有逻辑相邻的最小项在几何位置上也相邻地排列起来，这样，所得到的图形叫n变量的卡诺图。 逻辑相邻的最小项：如果两个最小项只有一个变量互为反变量，称这两个最小项在逻辑上相邻。如最小项m6=ABC、与m7 =ABC在逻辑上相邻。逻辑相邻的项可以合并，消去一个因子。如最小项 m6 +m7 =ABC + ABC =AB例：三输入变量卡诺图m0 m1 m3 m2 m4 m5 m7 m6填卡诺图例：画出逻辑函数 的卡诺图化为与或表达式最小项表达式 0 0 0 0 1 1 1 1011111

11、1111111110例：用卡诺图化简0111111111111110圈0解：圈1含无关项的化简 无关项在卡诺图中的值可以取0或取1，具体取什么值，可以根据使函数尽量得到简化而定。例：化简1 1 11 1 X X X X X X 只认值为1的项含无关项教学基本要求：1、了解半导体器件的开关特性。2、熟练掌握基本逻辑门(与、或、与非、或非、异或门)、三态门、OD门(OC门)和传输门的逻辑功能。3、学会门电路逻辑功能分析方法。4、掌握逻辑门的主要参数及在应用中的接口问题。3. 逻辑门电路 1) 驱动器件的输出电压必须处在负载器件所要求的输入电压范围，包括高、低电压值(属于电压兼容性的问题)。要满足以

12、下两个条件： 2) 驱动器件必须对负载器件提供足够大的拉电流和灌电流(属于门电路的扇出数问题)。各种门电路之间的接口即：即：灌电流情况下应满足拉电流情况下应满足101111n个灌电流IILIOLIIL拉电流IIHIOHIIH011101n个对负载器件提供足够大的拉电流和灌电流 例：用一个74HC00与非门电路驱动一个74系列TTL反相器和六个74LS系列逻辑门电路。试验算此时的CMOS门电路是否过载？VOH(min)=3.84V，VOL(max) =0.33VIOH(max)=4mAIOL(max)=4mA ，74HC00：IIH(max)=0.04mA，IIL(max)=1.6mA74系列：

13、VIH(min)=2V，VIL(max) =0.8V&111CMOS门74系列74LS系列74LS系列：IIL(max)=0.4mAIIH(max)=0.02mA，VOH(min) VIH(min)VOL(max) VIL(max)电压兼容性(输出、输入电压)分析负载总的输入电流：IIL(total)=1.6mA+60.4mA=4mA灌电流情况 拉电流情况 74HC00: IOH(max)=4mA74系列反相器: IIH(max)=0.04mA74LS门： IIH(max)=0.02mA负载总的输入电流：IIH(total)=0.04mA+60.02mA=0.16mA 74HC00: IOL(

14、max)=4mA74系列反相器: IIL(max)=1.6mA74LS门： IIL(max)=0.4mA驱动电路能为负载电路提供足够的驱动电流&111CMOS门74系列74LS系列 IOL(max)=4mA IOH(max)=4mA(c)输出连接可以实现线与功能。(b)与非逻辑不变；漏极开路门输出连接：(a)工作时必须外接电源和电阻；逻辑符号漏极开路门(OD门)集电极开路(OC)门电路三态(TSL)输出门电路111高阻 0 输出L输入A使能EN001逻辑功能：高电平有效的同相逻辑门。称三态缓冲门。输出有高、低电平两种状态，还有第三状态高阻态。常用不同形式的三态(TSL)门教学基本要求 1. 熟

15、练掌握组合逻辑电路的分析方法和设计方法； 2. 掌握编 码器、译码器、数据选择器、数值比较器和加法器的逻辑功能及其应用； 3.学会阅读MSI器件的功能表，并能根据设计要求完成电路的正确连接。 4. 组合逻辑电路组合逻辑电路分析根据已知逻辑电路，经分析确定电路的的逻辑功能。例:A BL0 000 111 011 10真值表完成异或逻辑功能。例 分析如图所示逻辑电路的功能。1. 写出输出函数的逻辑表达式2. 列写真值表 10010110111011101001110010100000CBA001111003. 确定逻辑功能 解： 输入变量的取值中有奇数个1时，L为1，否则L为0，电路具有奇校验功能

16、。 例：用2输入与非门设计一个3输入的组合逻辑电路。当输入的二进制码小于3时输出为0；输入大于等于3时输出为1。 (2)由卡诺图化简(3)用2输入与非门实现上述逻辑表达式 解：(1)设输入变量为A、B、C，输出变量为L，列真值表。逻辑表达式为 组合逻辑电路的设计1. 编码器典型的组合逻辑集成电路 编码器的分类：普通编码器和优先编码器。I0I1I2I3Y1Y01000X100XX10XXX10 00 11 01 1 例：4线2线优先二进制编码器，输入优先级别高到低依次为I3 、 I2 、 I1 、 I0。 输入I0为1时输出为00，但I0I3都为0时输出也为00。不能区分。设优先编码状态标志例：

17、2线 - 4线译码器的逻辑电路LHHHHHLHLHHLHLHHLHHLLHHHLLLLHHHHHY3Y2Y1Y0A0A1E输出输 入功能表使能使能端(无效)，译码器非工作状态，输出全1。(有效)，译码器工作状态，二进制译码。2. 译码器/数据分配器例：74HC139集成译码器 LHHHHHLHLHHLHLHHLHHLLHHHLLLLHHHHHY3Y2Y1Y0A0A1E输出输 入功能表例即： 用2线-4线译码器实现异或函数74HC138(74LS138)集成译码器 引脚图逻辑符号逻辑图74HC138集成译码器功能表LHHHHHHHHHHLLHHLHHHHHHLHHLLHHHLHHHHHHLHLL

18、HHHHLHHHHLLHLLHHHHHLHHHHHLLLHHHHHHLHHLHLLLHHHHHHHLHHLLLLHHHHHHHHLLLLLLHHHHHHHHHLHHHHHHHHHXHHHHHHHHHA2E3输 出输 入A1A0例： 译码器的扩展用74X139和74X138构成5线-32线译码器输入5线输出32(25)线 3线8线译码器的输出含三变量函数的全部最小项。基于这一点用该器件能够方便地实现三变量逻辑函数。例： 用译码器实现逻辑函数。.当E3 =1，E2 = E1 = 0时，译码器使能用一片74HC138实现函数例： 在译码器的输出端加一与非门，即可实现给定的组合逻辑函数。七段显示译码器

19、最常用的显示器有：半导体发光二极管和液晶显示器。 共阳极显示器共阴极显示器abcdfge显示器分段布局图+5Vabcdefgabcdefg 由七段显示译码器提供段信号。 译 码 器D3D2D1D0abcdefgYaYbYcYdYeYfYg 数据分配器：一种能将从数据分时送到多个不同的通道上去的逻辑电路。数据分配器示意图数据分配器用74HC138译码器实现数据分配器 当EN=1时，通道选择使能 EN 数据输入D若A2 A1 A0 = 000 ，则：即输出 与输入D波形相同。若A2 A1 A0 = 101 ，则：即输出 与输入D波形相同。3. 数据选择器例：4选1数据选择器 1 00 0 0 I00 0 1 I10 1 0 I20 1 1 I3使能信号2 位地址码4路数据输入1路数据输出例：8选1数据选择器74HC1513 位地址使能8 路数据输入2 个互补输出当E=1时，Y=0 。 当E=0时用两片74151组成二位八选一的数据选择器例： 数据选择器的扩展将两片74LS151连接成一个16选1的数据选择器 16路数据输入D15 D0， 4 位地址选择DCBA， 2 个互补输出端Y。L例：写出 L 的函数表达式数据选择器组成逻辑函数产生器L由图：D0 =D1=D2 = D4=1，D3 =D5=D6=