两级CMOS运算放大器的设计与spectrum仿真

1、LAB2两级CMOS运算放大器的设计VddVssvout图1两级CMOS运算放大器一：基本目标：参照CMO联拟集成电路设计第二版p223.例设计一个 CMO丽级放大器，满足以下指标：A 5000V/V(74db)GB 5MHzVout 范围=2V相位裕度：60：Vdd 2.5VCL 10 pFICMR 1 2V为什么要使用两级放大器，两级放大器的优点：单级放大器输出对管产生的小信号电流直接流过输出阻抗,Vss2.5VSR 10V/ sPdiss2mW因此单级电路增益被抑制在输出对管的跨导与输出阻抗的乘积。在单级放大器中，增益是与输出摆幅是相矛盾的。要想得到大的增益我们可以采用共源共栅结构来极大

2、地提高输出阻抗的值，但是共源共栅结构中堆叠的MOST不可避免地减少了输出电压的范围。因为多一层管子就要至少多增加一个管子的过驱动电压。这样在共源共栅结构的增益与输出电压范围相矛盾。为了缓解这种矛盾引进了两级运放，在两极运放中将这两点各在不同级实现。如本文讨论的两级运放，大的增益靠第一级与第二级相级联而组成，而大的输出电压范围靠第二级这个共源放大器来获得。典型的无缓冲CMOS!算放大器特性边界条件要求工艺规范见表2、3电源电压2.5V 10%电源电流100Ma工作温度范围070特性要求增益70dB增益带宽5MHz建立时间1 s摆率5V/p sICMR1.5VCMRR60dBPSRR60dB输出摆

3、幅1.5V输出电阻无，仅用于容性负载失调10mV噪声100nV/Hz （1kHz 时）版图面积5000 （最小沟道长度）2表1典型的无缓冲CMOS!算放大器特性二：两级放大电路的电路分析：图1中有多个电流镜结构，M5,M8组成电流镜，流过 M1的电流与流过M2电流Idi,2 Id3,4 Id5 /2 ,同时M3, M4组成电流镜结构，如果M3和M4管对称，那么相同的结构使得在x, y两点的电压在 Vin的共模输入范围内不随着Vin的变化而变化，为第二极放大器提供了恒定的电压和电流。图1所示，Cc为引入的米勒补偿电容。表2m工艺库提供的模型参数CSMC Double Poly Mix CMOS

4、process model工艺V th 0tox0苓以NMOSPMOS单位Vmcm% S表3 一些常用的物理常数常数符号常数描述值单位KT室温下一 214.144 10J0自由空间介电常数_ _ 148.854 107mox二氧化硅的介电常数3.5 10-13%ox/tox0Cox计算得到Kn2110 A/VKp262 A/V利用表2、表3中的参数第一级差分放大器的电压增益为:(1)gm1gds2 gds4第二极共源放大器的电压增益为Av2gm6gds6 g ds7(2)所以二级放大器的总的电压增益为AvA/1Av2g mlgm6g ds2 g ds4 g ds6 gds72 gm2gm6I

5、5 ( 24 )I 6( 67)(3)相位裕量有M 18060tan1(GB) tan1(GB) tan 1(GB)(|P1)(P2)( Zi )要求60。的相位裕量，假设RHPt点高于10GB以上tan1 i,GB、(Av) tan () tan|P21_ 0(0.1) 1201 GB0tan (；一) 24.3IP2所以P22.2GB驷 2.2(gm2)ClC由于要求60：的相位裕量，所以 酗 10（驷）gm6 10gm2CcCc可得到Cc2.2Cl100.22Cl =因此由补偿电容最小值，为了获得足够的相位裕量我们可以选定 考虑共模输入范围：Cc=3pF在最大输入情况下,考虑M1处在饱和

6、区，有Vdd Vsg3Vic (max) Vn VtniVic (max)VddVSG3 Vtn1(4)在最小输入情况下,考虑M5处在饱和区，有Vic (min) VssVgsiVDsat5Vic (min)VssVgsiVDsat5(5)而电路的一些基本指标有P1gm1AvCc(6)GB是单位增益带 宽P1是3DB带宽P2gm6ClZiAv P1gm6CC(8)(9)GBm1CCCMR:正的CMRVin（最大）=VDd|Vt3 （最大）V（最小）负的CMRVin（最小）二V 卜 |VT1 （最大）Vds5（饱和）（12）由电路的压摆率SR Id5得到CC1d5=（3*10-12）（）10*1

7、0 6）=30科A（为了一定的 裕度，我们取iref 40 A。）则可以得到,Id1,2 Id3,4 Id5 /220 A卜面用ICMR的要求计算（W/L）333(K3)Vdd VsG3 Vtni211/1所以有(W)3 = (WL)4=11/1由 GB gm1, GB=5MHZ 我们可以得到 gm1 5 106 23 10 12 94.2 sCC即可以得到（W/L）i （W/L）22g m12KnIi2/1用负ICMR公式计算VDsat5由式（12）我们可以得到下式VIC (min)VSSVGS1VDsat5如果Vds5的值小于100mv,可能要求相当大的（W/L）5,如果VDsat5小于0

8、,则ICMR的设计要求则可能太过苛刻，因此，我们可以减小I5或者增大（W/L）5来解决这个问题，我们为了留一定的余度我们 Vic （min）等于为下限值进行计算IVDsat5 VIc （min）（尸 VTN1 VSS1则可以得到的VDsat5进而推出S5 （W/L）5 205）2 11/15K5 （VDsat5）25Dsat 5即有(W/L)5 (W/L)8 11/1为了得到60。的相位裕量，gm6的值近似起码是输入级跨导gmi的10倍（alien书例），我们设gm6 10gmi 942 s,为了达到第一级电流镜负载（ M3和M4）的正确镜像，要求VsG4VSG6,图中x，y点电位相同我们可以

9、得到(W/L)6 (W/L)4gm6 64/1 gm4进而由gm6_2Kp（W/L）6 1d6我们可以得到直流电流I d6 I d72g m62K 6(W/L%2gm62K6&113.7 A同样由电流镜原理，我们可以得到1d7一(W/ L)7 q(W/L)5 32/1I d5三：指标的仿真和测量电路基本元件的spice网表.libc:synopsys ttm1 x vin vn vss mn w=2u l=1um2 y vin vn vss mn w=2u l=1um3 x x vdd vdd mp w=11u l=1um4 y x vdd vdd mp w=11u l=1um5 vn 3 v

10、ss vss mn w=11u l=1um6 vout y vdd vdd mp w=64u l=1um7 vout 3 vss vss mn w=32u l=1um8 3 3 vss vss mn w=11u l=1uIref vdd 3 40uVdd vdd 0 dcVss vss 0 dcVin vin 0 dc 0.end1、DC分析图2 VOUT、M5管电流、M7管电流、Vx与Vy与输入共模电压变化的关系Vssvin Vth+VssM3, M4工作在饱和区。而由于此时电流不是很大，导致VSG 3,4不是很大，这样导致 Vx的电压还是比较高，所以 M1, M2工作在饱和区。M5由于这个

11、时候的电流不很大，仍然工作 在线性区。即这时 M1,M2,M3,M4都工作在饱和区，M5工作在线性区.M6会随着Vx电压的下降而导通。而刚开始导通时，Vout的比较小(这是由于M7管此时仍然处于线性区，VDS7较小)，Vsd6比较大而使得 M6管工作在饱和区。随着Vin的进一步的增大，M5的电流增大，M5的漏极电压也随着增大，最后一直到M1,M2,M3,M4, M5都工作在了饱和区。而此时Vy的电压变得恒定了。2、测量输入共模范围运算放大器常采用如图 3所示的单位增益结构来仿真运放的输入共模电压范围，即把运放的输出端和反相输入端相连，同相输入端加直流扫描电压，从负电源扫描到正电源。得到的仿真结

12、果如图3所示（利用MOS!的GD极性相反来判断放大器的同相端与反相端）图3测量共模输入范围的原理图图4测量共模输入范围的电路图rrylib suzhou2 schemat。： Ma；.- 22 13：2：1 E 20C9 电hie Frit Framf! Graph A%is Trsirp M/r3Zmm lenk Hplp昌人番言 由目君因涉 图Xd卜卓明HLatiel图5运放的输入共模电压范围从图中可以得到输入共模范围满足设计指标（-1V2V）3、测量输出电压范围在单位增益结构中，传输曲线的线性收到ICMR限制。若采用高增益结构，传输曲线的线性部分与放大器输出电压摆幅一致，图6为反相增益为

13、10的结构，通过RL的电流会对输出电压摆幅产生很大的影响，要注意对其的选取，这里我们选取RL=50K , R=60K .图8为输出电压范围10RAAA AAA/图6测量输出电压范围的原理图图7测量输出电压范围的电路图IL uJ g l,L：.i. .”J-山.I，o e* wi y i fum Hw 2wb h i4 比 .国即尸门K叶守图图8输出电压的范围可以看出输出电压摆率大概在 -2V2V之间，基本满足要求4、测量增益与相位裕度相位裕度是电路设计中的一个非常重要的指标，用于衡量负反馈系统的稳定性， 并能用来预测闭环系统阶跃响应的过冲， 定义为：运放增益的相位在增益交点频率时 （增益幅值等

14、 1的频率点为增益交点），与-180。相位的差值。图9测量增益与相位裕度的原理图(a)(b)图10运放的交流小信号分析从图中看出，相位裕度 63。，增益66dB,增益指标未达到，单位增益带宽仅有4GB左右5、电路存在的问题与解决1、共模输入范围的下限可以进一步提高。 这时我们观察计算过程发现它主要由 M5管来 确定。为了能够使范围下限更小，我们加大 M5管宽长比，以降低 M5管的饱和电压，这样 M7和M8的宽长比也要按比例往上调。当（W/L=50/1）可以实现指标。此时 w/L）7 144/1、（W/L” （W/L）5 50/1。这样输入共模范围指标就提高了。2、gm6并不足够大，需要加大M6

15、管的宽长比来实现。以保证gm6能够尽可能的大于10gm1,从而实现良好的相位裕度。可以通过加大M7管来加大电流以达到增加 gm6的目的。当然，也可以增加 M6管的宽长比来实现。同时单位增益带宽过低，可以通过提高gm1来实m 1现提高GB直，但是注意给gm6带来的负面影响。3、增益不够大，只有 66dB多点。关于这一点，根据表达式，我们有几种解决的方案：一种是可以加大 M1和M6管来加大宽长比，以加大 gm1和gm6;另一种，可以加大 M1、M4 M6 M7中的管子的沟道长度（宽和长同比例增加），来增加各级的输出电阻。但是同比例增加M4管宽和长要注意第三极点的位置（在x点处存在镜像极点），宽和长

16、的同比例增加会使得镜像极点位置减小， 这是因为管子的面积增大使得寄生电容加大。另外，我们还可以减小M7管宽长比，以减小Id7来提高增益。需要解决的问题，我们需要加大M6的宽长比（对以上三个方面都有正向作用），但是仅仅加大M6的宽长比，对于增益方面还不够， 还需要加大 M1宽长比，使得gm1增加，使得GB 值的问题也得到解决。综合以上问题的分析，我们加大M6的宽长比（1, 2, 3）,加大M7管宽长比（3）,同比例加大Ml M2 M3 M4 M6管的宽和长（3）,最终我们得到：表4运放中功率管的计算值与仿真值MOSfW/L （计算值）W/L （仿真值）M1、M22 m/1 m8 m/2 mM3

17、M411 m/1 m22 m/2 mM5 M811 m/1 m50 m/1 mM664 m/1 m210 m/2 mM732 m/1 m225 m/1 m6、修改电路后的AO析在共模输入电压分别为-1V和+2V以及0V勺条件下做交流小信号分析，得到低频小信号开环电压增益的幅频与相频特性曲线，如图11图13图11 dc=0V时的小信号仿真，增益为 dB图12 dc=2V时的小信号仿真，增益为 dB图11 dc= -1V 时的小信号仿真，增益为表5三种共模输入电压下的运放小信号分析共模电压0V2V-1V低频增益dBdBGBMHzMHzMHz相位裕度7、电源电压抑制比测试因为在实际使用中的电源也含有

18、纹波，在运算放大器的输出中引入很大的噪声，为了有效抑制电源噪声对输出信号的影响，需要了解电源上的噪声是如何体现在运算放大器的输出端的。把从运放输入到输出的差模增益除以差模输入为0时电源纹波到输出的增益定义为运算放大器的电源抑制比，式中的 vdd=0, vin=0指电压源和输入电压的交流小信号为0,而不是指它们的直流电平。需要注意的是，电路仿真时，认为MOST都是完全一致的，没有考虑制造时MOS的失配情况，因此仿真得到的PSR邮要比实际测量时好，因此在设计时要留有余量。PSRR(13)图13正负PSRR勺测试结果我们可以计算出低频下正电源抑制比（PSRR+为，负电源制比为（PSRR）为。8、运放

19、转换速率和建立时间分析转换速率是指输出端电压变化的极限，它由所能提供的对电容充放电的最大电流决定。一般来说，摆率不受输出级限制，而是由第一级的源/漏电流容量决定。建立时间是运算放大器受到小信号激励时输出达到稳定值（在预定的容差范围内）所需的时间。较长的建立时间意味着模拟信号处理速率将降低。为了测量转换速率和建立时间，将运算放大器输出端与反相输入端相连，如图14所示，输出端接10pF电容，同相输入端加高、 低电平分别为+和，周期为10 ds无时间延迟的方波脉 冲。因为单位增益结构的反馈最大，从而导致最大的环路增益，所以能用做最坏情况测量，因此采用这种结构来测量转换速率和建立时间。得到的仿真图如16。由图16可以看出，建立时间约为ws,在图中波形的上升或下降期间，由波形的斜率可以确定摆率。经计算得，上 升沿的转换速率SR叨V/us ,下降沿的转换速率 SR-为V/us 。图14摆率和建立时间的测量方法图15测量摆率和建立时间的电路图图16 摆率与建立时间9、CMRR勺频率响应测量差动放大器的一个重要特性就是其对共模扰动影响的抑制能力，实际上，运算放大器既不能是完全对称的，电流源的输出阻抗也不可能是无穷大的，因此共模输入的变化会