微电子技术新进展教学课件

1、微电子技术新进展西安理工大学电子工程系 高 勇内容简介微电子技术历史简要回顾微电子技术发展方向增大晶圆尺寸和缩小特征尺寸面临的挑战和几个关键技术集成电路(IC)发展成为系统芯片(SOC)可编程器件可能取代专用集成电路（ASIC）微电子技术与其它领域相结合将产生新产业和学科 EEIC1952年5月，英国科学家G. W. A. Dummer第一次提出了集成电路的设想1958年以德克萨斯仪器公司的科学家基尔比(Clair Kilby)为首的研究小组研制出了世界上第一块集成电路，并于1959年公布。集成电路发明50年EEIC1958年第一块集成电路：TI公司的Kilby，12个器件，Ge晶片获得200

2、0年Nobel物理奖EEIC1946年1月，Bell实验室正式成立半导体研究小组, W. Schokley，J. Bardeen、W. H. BrattainBardeen提出了表面态理论， Schokley给出了实现放大器的基本设想，Brattain设计了实验1947年12月23日，第一次观测到了具有放大作用的晶体管晶体管的发明EEIC1947年12月23日第一个晶体管NPN Ge晶体管 W. Schokley J. Bardeen W. Brattain获得1956年Nobel物理奖EEIC晶体管的三位发明人：巴丁、肖克莱、布拉顿The Moores LawMoores Law: Quan

3、titative微电子技术是50年来发展最快的技术EEIC世界上第一台计算机大小：长24m，宽6m，高2.5m速度：5000次/sec；重量：30吨；功率：140KW；平均无故障运行时间：7min第一台通用电子计算机：ENIAC 1946年2月14日Moore School，Univ. of Pennsylvania18,000个电子管70000个电阻、10000个电容器以及6000个继电器组成。EEIC微处理器的发展EEIC 1979年3月 16 Bit 2.9万晶体管 5到8MHz1.5m 1985年10月 32 Bit 27.5万晶体管 16到32 MHz1m8088Intel 3861

4、971年第一个微处理器40042000多个晶体管10m的PMOS工艺1982年286微处理器13.4万个晶体管频率6MHz、8MHz、10MHz和12.5MHz微处理器的发展4044EEIC 1989年4月25到50 MHz1-0.8m 32 Bit 120万晶体管Intel 486Pentium 1993年3月 32 Bit 310万晶体管 60到166 MHz 0.8mP6 (Pentium Pro) in 2019150 to 200 MHz clock rate196 mm*25500K transistors(external cache)0.35 micron4 layers me

5、tal3.3volt VDD20W typical powerDissipation387 pinsEEIC2019年2月，英特尔推出Pentium III处理器，整合950万个晶体管，0.25m工艺制造2019年1月推出的Pentium 4处理器，其整合5500万个晶体管，采用0.13m工艺生产 2019年8月13日，英特尔开始90nm制程的突破，业内首次在生产中采用应变硅；2019年顺利过渡到了65nm工艺。 2019年英特尔推出45nm正式量产工艺，45nm技术是全新的技术，可以让摩尔定律至少再服役10年。多核微处理器 AMD四核“Barcelona”处理器 采用300mm晶圆， 45纳

6、米技术制造二、微电子技术的主要发展方向(1) 电子信息类产品的开发明显出现了两个特点： (1)开发产品的复杂程度激增; (2)开发产品的上市时限紧迫（TTM) 集成电路在电子销售额中的份额逐年提高已进入后PC时代 计算机（PC)-Computer 通讯（Cell Telephone )-Communication 消费类电子(汽车电子）-Consumption集成电路追求目标3G(G=109)-3T(T=1012) 存储量（GBTByte） 速度（GHzTHz)、 数据传输率(Gbps- Tbps, bits per second) 三个主要发展方向： 继续增大晶圆尺寸和缩小特征尺寸集成电路(

7、IC)将发展成为系统芯片(SOC) 可编程器件可能取代专用集成电路（ASIC）微电子技术与其它领域相结合将产生新产业和新学科二、微电子技术的主要发展方向(2)增大晶圆尺寸EEIC集成电路制造工艺Single dieGoing up to 12” (300mm)Wafer大生产的硅片直径已经从200mm转入300mm。2019年左右有可能出现400mm-450mm直径的硅片。EEIC 缩小器件的特征尺寸 所谓特征尺寸是指器件中最小线条宽度,常常作为技术水平的标志。对MOS器件而言，通常指器件栅电极所决定的沟道几何长度，是一条工艺线中能加工的最小尺寸，也是设计采用的最小设计尺寸单位（设计规则） 缩

8、小特征尺寸从而提高集成度是提高产品性能/价格比最有效手段之一。只有特征尺寸缩小了，在同等集成度的条件下，芯片面积才可以做得更小,而且可以使产品的速度、可靠性都得到提高，相应成本可以降低。 EEIC 缩小器件的特征尺寸 集成电路最主要的特征参数的设计规则从1959年以来40年间缩小了140倍。而平均晶体管价格降低了107倍。 特征尺寸：10微米-1.0微米-0.8（亚微米 ）半微米 0.5 深亚微米 0.35, 0.25, 0.18, 0.13 纳米 90 nm 65 nm 45nm 微电子技术面临的挑战和关键技术（1）继续增大晶圆尺寸（2）Sub-100nm光刻技术（3）互连线技术（4）新器件

9、结构与新材料INCREASE OF WAFER DIAMETERCOMPARISON OF PRODUCTION COSTS(Cu/Low-K 65 nm)第一个关键技术：Sub-100nm光刻193nm（immersion) 光刻技术成为 Sub-100nm(90nm-32/22nm)工艺的功臣新的一代曝光技术？ 传统的铝互联（电导率低、易加工）铜互连首先在0.25/0.18m技术中使用在0.13m以后，铜互连与低介电常数绝缘材料共同使用（预测可缩到20nm）高速铜质接头和新型低-k介质材料,探索碳纳米管等替代材料第二个关键技术：多层互连技术器件及互连线延迟00.511.522.533.54

10、201920192019201920192009延迟值(ns)器件内部延迟2厘米连线延迟（bottom layer）2厘米连线延迟（top layer）2厘米连线延迟约束互连技术与器件特征尺寸的缩小 新型器件结构-高性能、低功耗晶体管 FinFET Nano Electronic Device新型材料体系SOI材料应变硅高K介质金属栅电极第三个关键技术:新器件与新材料 Challenges to CMOS Device ScalingElectrostatics Double Gate - Retain gate control over channel - Minimize OFF-stat

11、e drain-source leakageTransport High Mobility Channel - High mobility/injection velocity - High drive current for low intrinsic delayParasitics Schottky S/D - Reduced extrinsic resistance4. Gate leakage High-K Dielectrics - Reduced power consumption5. Gate depletion Metal Gate123BULK45Si CMOS is exp

12、ected to dominate for at least the next 10 - 15 yearswhile scaling of traditional FETs is expected to slow in the next 5-10 years, so finding ways to add function and improve performance of future ICs with new materials and device structures is crucial. SOI(Silicon-On-Insulator） 绝缘衬底上的硅技术 QUASI-PLAN

13、AR SOI FinFET10 nm GATE LENGTH FinFET 随着 t gate 的缩小，栅泄漏电流呈指数性增长超薄栅氧化层栅氧化层的势垒GSD直接隧穿的泄漏电流栅氧化层厚度小于 3nm后tgate大量的晶体管栅介质的限制传统的栅结构 重掺杂多晶硅SiO2 硅化物 经验关系: L T ox Xj1/390nm65nm工艺：栅极栅介质已经缩小到1.2nm了（约等于5个原子厚度）栅极栅介质太薄，就会造成漏电电流穿透在45nm工艺中采用HighK金属栅极晶体管使摩尔定律得到了延伸（可以到35nm、25nm工艺）隧穿效应SiO2的性质栅介质层Tox1纳米量子隧穿模型高K介质?杂质涨落器件

14、沟道区中的杂质数仅为百的量级统计规律新型栅结构?电子输运的渡越时间碰撞时间介观物理的输运理论?沟道长度 L50纳米L源漏栅Toxp 型硅n+n+多晶硅NMOSFET 栅介质层新一代小尺寸器件问题带间隧穿反型层的量子化效应电源电压1V时，栅介质层中电场约为5MV/cm，硅中电场约1MV/cm考虑量子化效应的器件模型? .可靠性诞生基于新原理的器件和电路Which can replace Si CMOS?Targets:Lower costLess power consumptionHigher performanceDNA ICSingle electron transistor (SET)Sp

15、intronicsCarbon Nanotube (CNT)Molecular Devices NANOELECTRONIC DEVICE OPTIONSSOCSystem On A Chip集成电路走向系统芯片七十年代的集成电路设计微米级工艺基于晶体管级互连主流CAD：图形编辑VddABOut八十年代的电子系统设计PEL2MEMMathBusControllerIOGraphics PCB集成 工艺无关系统亚微米级工艺依赖工艺基于标准单元互连主流CAD:门阵列 标准单元集成电路芯片世纪之交的系统设计SYSTEM-ON-A-CHIP深亚微米、超深亚 微米级工艺基于IP复用主流CAD：软硬件协

16、同设计MEMORYCache/SRAM or even DRAMProcessorCoreDSP Processor CoreGraphicsMPEGVRAMMotionEncryption/DecryptionSCSIEISA InterfaceGlueGluePCI InterfaceI/O InterfaceLAN Interface集成电路走向系统芯片 SOC与IC的设计原理是不同的，它是微电子设计领域的一场革命。 SOC是从整个系统的角度出发，把处理机制、模型算法、软件（特别是芯片上的操作系统-嵌入式的操作系统）、芯片结构、各层次电路直至器件的设计紧密结合起来，在单个芯片上完成整个系

17、统的功能。它的设计必须从系统行为级开始自顶向下（Top-Down）。SOC主要三个关键支持技术软、硬件的协同设计技术 面向不同系统的软件和硬件的功能划分理论（Functional Partition Theory）。硬件和软件更加紧密结合不仅是SOC的重要特点，也是21世纪IT业发展的一大趋势。IP模块库的复用技术 IP模块有三种： 软核-主要是功能描述； 固核-主要为结构设计； 硬核-基于工艺的物理设计，与工艺相关，并经过工艺验证的。其中以硬核使用价值最高。CMOS的CPU、DRAM、SRAM、E2PROM和快闪存储器以及A/D、D/A等都可以成为硬核。模块界面间的综合分析技术 主要包括IP模块间的胶联逻辑技术和IP模块综合分析及其实现技术等。现场可编程门阵列 (FPGA)替代专用集成电路（ASIC）用可编程逻辑技术把整个系统放到一块硅片上，称作SOPC。“整个市场都认为这是半导体的未来。”MEMS技术和生物信息技