A集成电路设计期末考试试题

1、集成电路设计期末考试试题（A）卷参考答案一、填空题（每空一分，共20分）1.212.Q=CVGE3.衬底掺杂浓度4.体效应5.沟道中载流子的迁移率7.1/A21/A28.温度阈值电压VT随温度的变化6.MOS管的栅宽偏置电流垂直电场水平电场9.互连线电阻电容电感传输线10.CXXXXXXXN+N-VALUEVIC=INCOND二、简答题（每题10分，共60分）答：A当沟道长度L减小时阈值电压降低，而沟道宽度W变窄时引起阈值电压提高;B随着Vds的增加，在漏区的耗尽层宽度会有所增加，导致阈值电压提高。C实际栅长有一部分覆盖在氧化层上，氧化层下面会引起耗尽电荷，栅电压要加的较大才能使沟道反型。D栅

2、电压增加时，表面迁移率会下降E当Vds增大时，MOS管的漏端沟道被夹断并进入饱和区，Vds进一步增大，使沟道的有效长度减小答：A源漏扩散电阻，在金属栅与硅栅技术的CMOS工艺中，与漏源区同时制成，方块电阻为20-100欧，不宜制作大电阻，误差为20%，不能制作精密电阻。BP/N阱扩散电阻，该结构电阻值较大，为1000-5000欧,面积也大，误差为土40%。C注入电阻。由于离子注入精度可以控制掺杂浓度和注入深度，且横向扩散小，方块电阻为50-1000欧，可以制作大电阻而不占用大面积D多晶硅电阻。方块电阻为30-200欧，难以制作精密电阻E薄膜电阻，该电阻的线性度好。3.答：4答：SPICE软件包

3、含三个内建MOS场效应管模型：1级模型通过电流电压的平方律特性描述,考虑了衬底调制效应和沟道长度调制效应。2级模型是一个详尽解析的MOSFET模型。考虑了沟道电压的影响，对基本方程进行了一系列半经验性的修正。3级模型是一个半经验模型。在精确描述各种二级效应的同时，可以节省计算时间，引入了模拟静电反馈效应的经验模型、迁移率调制系数和=饱和电场系数。2级和3级模型都考虑了短沟道阈值电压、亚阈值电导、速度饱和分散限幅和电荷控制电容等二级效应的影响。答：为提高电路性能，在版图设计中首先要构思，还要注意以下准则：差分结构采用对称性布线灵活性，采用多层金属输入和输出最好分布在芯片管脚两端对于电路中较长布线

4、的电阻效应金属连线的宽度隔离环层次化设计答：差分放大器有以下性能参数：小信号增益AV给定负载电容时的频率响应W-3dB输入共模范围（ICM）或最大和最小输入共模电压（VICmax和VICmin）给定输出电容时的摆率SR功耗Pdiss三、分析题（每题10分，共20分）直流传输特性分析SPCIE程序如下：.title1.2umcmosinverterchain.include”models.sp”.globalvdd.optionprobemnoutin00nmosW=1.2uL=1.2uW=2mpoutinvddvddpmosW=1.2uL=1.2uW=2c1out00.5pvccvdd05vinin0pulse(05v10ns1n1n50n100n)125）24.bedcv(out).end2.答：(1)错误改正如图所示；该电路有两级放大；分别为电流源做负载标准基本差分放大器和PMOS管作为负载的NMOS共源放大器。在第一级和第二级放大器之间增加密勒补偿电容Cc(如图所示)VddV-V+VIr=44SStp（W/L）I=Ir61（W/L丿5（W/L）（W/L）5I=Ir2P=VDD*I=VDD（I+I）=VDD-Ir1（W/L）（W/L）、（W/L）十（W/L）?551J4KrwaPL丿gM41,14Kr