数字逻辑练习题

1、肀数字逻辑练习题螆 一、填空题（ 19 分）肁 1、（2FB） 16=（）10=（）8421BCD 。 TOC o 1-5 h z 薈 2、（111110011.100010）2=（） 8=（） 16螈 3、逻辑函数 Y（A ，B，C）=AB+ABC+ABC 的最简与或表达式为 Y（A ，B，C）=袅 4 、一个四输入与非门，使其输出为零的输入变量取值组合有种。蒂 5、电路如图所示，其输出表达式为Y=A+5V肀 6、采用偶校验方式，若 ASCII 码的低七位为“ 1010010”，则校验位应为蒀7、触发器按照逻辑功能分类， 在 CP时钟作用下， 具有如图所示状态转移功能的触发器应 该是 触发器

2、。袂8、若要对 200 个信号进行编码，则编码器的输出线为根。 TOC o 1-5 h z 虿 9 、一个十五路数据选择器其控制输入端至少有个。袆10、函数 F （A B C）D E B的反函数 F = ；对偶函数莅 F =。节11二十进制译码器为输出高电平有效，当输入DCBA为 0110时，输出 Y0 Y1 Y2 Y3 Y4 Y5Y6 Y7 Y8 Y 9的值为。肇 12 、由与非门构成的基本RS 触发器的特征方程为 ，约束条件为。蚅13、钟控 Jk 触发器当 J=K 时实现 触发器的逻辑功能；当 J=K=1 时实现莅 触发器的逻辑功能。荿 14 、一个 4096 * 16 位的 EPROM

3、芯片，其地址线有 根，数据线有 根。蝿 15 、在存在约束项的逻辑函数中，约束项是指，在蒄与或标准型中有利于化简逻辑函数时，相应项可以视为。蒅 16、ROM 和 PLA 一样，都由 和 两大部分构成。螀 17、卡诺图的方格按照规则进行编码， 每个方格代表其编码对应的 ， 任意两个之积为 。芇 18、常见的可实现组合逻辑函数的集成器件有、 和 等。蒇 19 、时序逻辑电路由和 两部分构成，前者由门电路构成，后者由薄 构成。膁罿 二、选择题（ 18 分）芆1、A B与 A B （）。蚄互为反函数； 互为对偶式；相等；答案都不正确。薂2、已知 AB+BC+BC=AB+C 。欲判断（ A+B）（B+C

4、）（B+C）=（A+B）C 成立的最简单方 法所依据的规则是（ ）蒇代入规则； 对偶规则； 反演规则； 互补规则。羅3、对 TTL 与非门多余输入端的处理，不能将它们（）螄与有用输入端连在一起；悬空； 接正电源； 接地。羃 4、如图所示电路，欲控制 D不发光，输入应为（）腿A=0， B=0； A=0，B=；A=， B=0；A=1，B=1。肈VCC袁R螇D羄 A薁芈 B薅 5 、如图所示，当 EN = 1 时， F = （ ）羄 A 、高阻 B 、 AB C 、 A B D 、 A B羁肀6、能使逻辑函数 F=A B C D均为 1 的输入变量组合是（）。蒈 A A=1 ， B=0；B A=d，

5、B=1；莇 C A=0 ， B=d；D A=1，B=1；莄1100，0001，0100 ， 10001101，1110，0010， 0001肄1110，0110，0111 ， 11111111，1001，1010， 0000莂 7 、电路如图所示，经CP脉冲作用后，欲使Qn1 Qn，则 A，B输入应为（）。J QKQCPA葿膀 芁 莀袈 8 、如下各触发器电路中，能实现Qn 1 Qn A功能的电路是（）。CPACP螇J QKQCP薃 9、组合电路中存在竞争冒险的原因是（）肃电路不是最简； 电路有多个输出；薀电路中存在延迟； 电路使用不同的门电路。蒆10、函数 F AB AC BC CD D 的

6、最简与或式为（ ）。薃1； 0； AB； AB D芀 11、函数 F ABC B AC的最简与非实现是（ ）。羇 F ABC B AC；F ABC B AC ；芄 F ABAC B ACC ； 以上均不是。蚃12、JK 触发器现态为“ 1”，CP作用后欲使其变为“ 0”态，则输入 JK的值应为（）蚀 J=0 ， K=1； J=0，K=0； J=， K=1；J=1，K=。虿芇 13. 一个四位二进制加法计数器正常工作时，由0000 状态开始，则经过 35 个输入计数脉冲后，此计数器的状态应是（ ）。螃 A 0011 ； B 1011 ； C 1101 ； D 1110 ；肁 14 、一个四位环行

7、移位寄存器的现态为0111，其次态可能是（）。膇1110； 1110，1011; 1100，1011； 1101，1011肆备注：袃蒂 15、 3 个触发器构成的扭环移位寄存器，定义包含110 状态的环为有效循环，其无效状态有（ ）个。衿3； 6;2； 4袅羂 6、用触发器设计一个同步十进制计数器所需要的触发器数目是（）。袃23 4 5莇17、A、B、C是三个开关，它们闭合时为逻辑1，断开时为逻辑 0，电灯 F=1 时表示灯亮，F=0时表示灯灭。若在三个不同的地方控制同一个电灯的灭亮，逻辑函数F 的表达式是袈 （ ）肂羀三、画图题（ 12 分）1、2、 蚇触发器电路及输入波形如图所示，画出触发

8、器输出端Q的波形；设触发器初态为“ 0”。莁螂艿1”Q的波形；设触发器初态为“ 0”。节2、触发器电路及输入波形如图所示，画出触发器输出端莂 四、分析题（ 24 分）艿1分析下图所示的逻辑电路，作出真值表，并说明其逻辑功能。莈莆肅 2、分析下右图 PLA 逻辑阵列，写出 F1、F2、F3的逻辑表达式，说明整个电路的功能。Z1Z2题 9 图蒁袇要求：（1）写出各级触发器 的驱动方程和状态方程；膈（ 2）列出状态转移表， 画出 状态转移图；芅（3）说明电路的功能。 （ 15分）袆4、分析如图所示 74161 电路，功能表如下：莅4 位同步二进制计数器 74161 的功能表 薄1螀荿P芆 Q蚄A Q

9、蒇BQ薂CQD蒅芇74161 膁RDLD蒄 DC莅 蚅1B 0A 肇 0羅螄CP羃 RD腿 LD肈袄 EP ET膀袁工作状态螇x羄0薁x芈 x x薅置零羄羁1肀0莄 x x肄预置数莂x蒈1莇1膄 0 1葿保持膀x膆1芃1袀 x 0蚈保持（但C=0）羅莃1芁1莀 1 1计数1）它有多少个有效状态？（即M= ？）；2）列出它的状态转换表或转换图。其中 D 和QD 均为高位。） 五、设计题（ 27 分）1、试用四选一的数据选择器设计一个“逻辑不一致”电路，要求4 个输入逻辑变量不一致时输出为 1，否则输出为 0。要求：（1）设定输入输出变量； （2）列出真值表； （3）画出接线图。2、已知模六加法计

10、数器状态图 （Q3Q2Q1）如下所示，试用负边沿 JK 触发器实现之。 要求：（1）求出触发器激励方程组及输出方程；（2）画出逻辑图。/1 /03、74161电路功能表如下，要求：用 74161 设计一个模 8的计数器。 4 位同步二进制计数器 74161 的功能表 CPRDLDEP ET工作状态x0 xx x置零10 x x预置数x110 1保持x11x 0保持（但 C=0）111 1计数以下无正文仅供个人用于学习、研究；不得用于商业用途 , , .For personal use only in study and research; not for commercial use.Nur f r den pers?nli