教程vlsi实验指导

1、开始1、如下2、，点击 connect，在 Password 中输入 sd2013,点击 OK。双击进入3、显示桌面4、 打开终端，即点击鼠标右键，选择 open terminal5、在终端内输入 pwd,即可显示当前工作目录。ls 显示目录下的内容。可以建立 VLSI文件夹，即输入 mkdir VLSI；cd VLSI 即进入VLSI 文件夹；输入 icfb & ,再点击回车，就会的 CIW(dreter Window),即命令解释窗。出现6、建新库，在库里面画出反相器电路图、振荡器电路图和版图三个 cell。 在 CIW 中，点击 FileNewLibrary.； 在 New Librar

2、y框内输入库名，例如 ring_osc；并在 Technology File 中选择第一项，compile a new techfile.，然后点击 Browse,在打开的 FILE Browser 中的 File 中输入/tools/cadence/cds5141/tools.lnx86/dfII/sles/techfile, 点 击 回 车 ， 下 拉 辐 条 ， 找 到sle2003.tf，点击 OK 一路返回，将提示 tf 文件加载成功。反相器篇7、建立新文件，先画反相器电路图在 CIW 中，选 FileNewCell view.，“Create New File”框。在 Librar

3、y Name，选刚建的库 zdq, 在 Cell Name 中输入单元名，inv，点击 Tool 文本区右端的按钮，出现下拉菜单。选择 Comer-Schematic，在 View Name 内自动生成Schematic。按 OK 键“Virtuoso Schematic Editing”(电路图编辑窗)。8、加器件 选命令 AddInstance.，出现“AddInstance”框。 点击 Browse 按钮，出现 Library Browser ，在 library 一栏中选择oglib，库中包含花振荡器的所有 cell，如 pmos4，nmos4.并在 View 中选择symbol，再点

4、击 HIDE，将器件添加即可。修改器件尺寸，选中期间，即将鼠标单击器件，若器件被白色方框包围，则代表选中。按字母 q,进行修改，如图，修改 pmos 在 mname 处输入 P 并设置 l=350n,w=2.1u.类似修改 nmos 在 mname 处输入 N,并设置 l=350n,w=1.05u9、连线。点击图标,或直接点击字母 w。10、添加反相器输入、输出引脚 点击屏幕左下方按钮，如图添加输入引脚，重复此过程，添加输出引脚output，可以命名为 vout 结果如下图11、检查并存盘。即点击图标。观察 CIW 中 check 是否出现 error。12、建立 symbol，目的是以后用到

5、反相器可以直接调用。13、进行 INV 的电压传输特性曲线的仿真A创建新的cell，名字为 test_invB在 test_inv 里面添们刚刚创建的 INV，方法如下C再按照以上的方法依次添加oglab 里面的vdc、vpulse、cap 和 gnd. 如图D连线，点击字母 w.E 修改电压源的参数，即选中 vpulse,点击 q .同理改为 0.1p f.可以修改 vdc 直流电压为 3.5V。cap修Fcheck and save一下，进行仿真环境，点击左上角 tools ，og environmentG设置仿真库，如图点击 setup，菜单下选择 mlibraries,在出现的框内直接

6、输入s, 不要点击回/tools/cadence/cds5141/tools.lnx86/dfII/sles/artist/spectreExles/osc/m车，直接点击右下角 Browse，在(section)输入 typ,再 Add。框内选择 corner_lib.scs，选择 ok,在对应的红色框内H设置 vpulse 直流电压，如图，将其设置为 3.5 vI设置仿真类型，因为做 inv 电压传输特性曲线所以选择 dc 分析如图还要做TRAN 分析。J 在图中选择要仿真的连接输出 pin 和电容的线K 输出仿真结果L 分析结果，符合反相器的电压传输特性曲线振荡器篇14、画出环形振荡器电

7、路图 建立新文件调用刚才自己在ring_osc 库下画的inv，来组成振荡器。再添加一个 input pin, 和output pin 将其分别连在两个反相器输入输出之间的连线上，起名为 vin .vout。再添加两个 input pin,将其连接在反相器的vss 和 vdd.起名对应vss 和 vdd。生成 symbol。方便以后调用。可以添加标记，表示其为ring_osc，l 如图，最后再保存一下。15、 进行ring_osc 的电路图仿真。A可以再次建立一个新的文件，名为 test_ring_osc,B在 test_ring_osc 里面添们刚刚创建的ring_osc，方法如下C再按照以

8、上的方法依次添加oglab 里面的 vdc（设置 vdc 为 3.5V）和 gnd.按字母 L 进行给线加标记，如图iD再按照以上的方法依次添加oglab 里面的cap,将cap 修改为 1f，并连线,如图Echeck and save 一下，进行仿真环境，点击左上角 tools ，og environmentF设置仿真库，如图点击 setup，菜单下选择 mlibraries,在出现的框内直接输入s, 不要点击回/tools/cadence/cds5141/tools.lnx86/dfII/sles/artist/spectreExles/osc/m车，直接点击右下角 Browse，在(se

9、ction)输入 typ,再 Add。框内选择 corner_lib.scs，选择 ok ,在对应的红色框内G设置n 的初值，防止亚稳态的出现,如图点击 initial condition，直接点击电路图中连接 vout 的线，将出现如图情况,再点击 ok。H 置仿真类型，做TRAN 分析。如图,stop time 为 5n即可。I 在图中选择要仿真的输出线，这里选择了 voutJ 查看仿真结果版图篇16. 建立新库，画振荡器版图在 CIW 中，选 FileNewlibrary.，“Create New Library”框。在 Library Name，可以输入 ring_osc1, 在第一个

10、红色方框内选择第一个选项，即 compile a new。，点击 OK。在 LOAD Technology File 中输入/tools/cadence/cds5141/tools/dfII/pdk/tsmc/techfile，点击 OK，将提示加载成功。将 tsmc 文件夹下的 display.drf 拷贝到 VLSI 下。可以从桌面点击computer 一步步进入到 tsmc 文件夹。17.建立新的文件。此时在 Tool 处选择 Virtuoso。18、如图，会出现LSW 和Layout Editing。19. 使用 Option 菜单进行版图编辑窗设置。选命令 OptionDisplay

11、e，出现“DisplayOptions”框 。在 Grid Controls 处， 4 个参数的缺省设置为 1、5、0.5 和 0.5。可设置为 0.1、0.5、0.01 和 0.01。20、 花反相器版图。花版图时要遵循设计规则，即最小间距，最小包围、最小延伸最小宽度等。A. 画 pmos 管。在 lsw 中选择DIFF (选择后缀为 drw，即drawing 绘图，其它层类似，选 drw)花有源区矩形。竖直距离（W）令（按字母 r ）,在屏幕作为输入层，再选花矩形设置为 2.1，宽度 2.1um.可用直尺命令（左下角 Ruler）进量，水平距离（L）设置暂不要求。 若不画多了，可按字母 s

12、 ，进行修剪。 （这里 2.1 为先前设计反相器电路图中pmos 的尺寸，大家可以根据自己的实际情况画图，也可以将之前的反相器pmos 和 nmos 尺寸相应的改为 2.1 和 1.05）B. 画多晶硅栅极。多晶硅位于有源区中部，也为矩形。宽度 0.35um.可用直尺命令（左下角Ruler）进量。多晶伸出有源区不小于 0.22 um.如下图。注意，要严格按照设计规则来画，不然DRC 时会报错。C.画源区和漏区接触孔。输入层在 LSW 中选择 cont-drw，也为矩形，大小为 0.22um0.22um。画完一个接触孔，其它的用（点击键盘字母 C ,再选择器件，单击后进行）即可。注意接触栅极要大

13、于 0.16um。若不满足可将其移动（点击键盘字母 M）。D. 在有源区外画 P注入的矩形。即选择 PIMP 层，满足最小包围，并且它离 gate 栅极要至少 0.35um。E在 P+注入区外再画 NWELL 的矩形，为满足最下包围，不妨画大些。如图。到此为止，除了金属连线，pmos 基本完成。F 画 nmos 管。因为 nmos 和 pmos 差不多，可将 pmos 管包括 pinp 以内的层过去，并加以修改即可。1.修改有缘区 W 为 1.05um。2.减小一个接触孔，并将 pimp 和有源区向上移动。3.将拷贝后的 pimp 改为 nimp（选中设计层，点击键盘字母Q,进行修改并 ok）

14、。G. 进行连线。用 Metal1 进行连线，将p 管和 n 管的漏极连接起来作为反相器的输出。然后用 metal1 作为输入层在 pmos 上方华裔矩形作为电源vdd，并将其连接到 p 管源区的接触孔同理画出 vss，也将它与 nmos 管的源区连接。如图H 画衬底接触。将 p 管源区接触孔拷贝（点击鼠标右键）并旋转 90，放到金属电源 vdd空白处。需要画个有源区矩形包围住这些接触孔，再画个 nimp，包围住有源区。如图I将 vdd 中 nimp，有源区，和接触孔拷贝到 vss 中，再将 nimp 改为 pimp.如图J在 mos 管的间隙加一段多晶与多晶栅极连接，作为反相器的输入。并在其

15、中打上 cont接触孔一个。再加一段金属乐于输出金属连接作为输出。如图,再添加 metal1 连接到 gate。K. 将图中同层矩形组成的多边形进行合并（EditMerge），包括前面的步骤中。L.建立标记。按字母 L,将 vss、vdd、vin、vout，标注上，最后保存一下。21、 用 calibre 做 DRC。首先要建立一些相关路径，比如建立 inv_sim 路径，把 drcdfile 放到该路径下。我建立了/home/zyx/VLSI/inv_sim,并且把 calibre.drc在inv_sim 里。Calibre.drc 位置在/tools/cadence/cds5141/too

16、ls/dfII/pdk/tsmc/Calibre,面点击 computer 一步步进入。.可以从桌A. 打开所要 run 的 cell，即会弹出一大一小窗口；刚画的振荡器版图。点击窗口栏里面的 calibre，选择 run drc,B 把 load Runset File 那个小窗口 cancel 掉。点窗口左侧的第一个 Rules,并选择浏览(),把 calibre.drc 找出并填入。把相应的run 的路径填入，这个就是错误放置的位置。C点击左侧 Inputs，选中“export from layout viewer”选项，则默认为系统自己做 gds。D选择 outputs，此处为验证后生

17、成的 report 文件。（drc.out&drc.sum 文件）,系统给出的文件预设输出为 cell name.drc.summary,即为 dracula 的.sum 文件，其他选项都以预设操作即可。E前面的准备工作完成之后点击第五项“run drc”，开始版图的设计规则验证工作。之后,第五项就变为“stop drc”，随时可以停止。验证完成之后会自动开启Start RVE 功能模块。F在 Drc RVE 左上角就可以看出有 6 个错。一般会通过Drc RVE 来查询 drc.results，单击错误，下面会显示错误原因 ；点击 Highlight,选中 Highlight all 可在版

18、图中显示。G修错误图中出现的错误。然后保存版图，再次进行 DRC，直接点击 run drc 即可，直到为止。22 用 calibre 做 LVS,即版图和电路图对比。.首先把需要的文件放到同一个路径下：建立一个 lvs 的路径，把 lvsdfile、netlist等放到 lvs 路径下。我建立了/home/zyx/VLSI/inv_sim，并将 calibre.lvs 放入其中，还少网表文件。其中 calibre.lvs 在/tools/cadence/cds5141/tools/dfII/pdk/tsmc/Calibre,击 computer 一步步进入。.A ,生成网表文件。在 CIW 中，选命令 FileExportCDL可以从桌面点B .在 Library Browser 中，填写后面几个区域的内容。Run Directory 默认是当前目录，可以将其放入自己将建立的 LVS 目录里面。然后点击 OK，就会出现ysis Job sicceed.找到目的地址，对刚刚产生的网表进行一点修改，方便 calibre 识别。见下图。C.打开所要run 的cell,点击窗口菜单栏里的 calibre，选择 run lvs,会弹出如右图窗口。取消掉小窗口。D.在相应位置