计算机专业基础综合计算机组成原理(输入输出系统)模拟试卷2

1、计算机专业基础综合计算机组成原理(输入输出系统)模拟试卷(总分：44.00，做题时间：90分钟)一、单项选择题(总题数：10，分数：20.00)1早期微型机中，不常用的I/O信息交换方式是()。程序查询方式中断方式DMA方式通道方式丿中断向量可提供()。被选中设备的地址传送数据的起始地址中断服务程序入口地址丿主程序的断点地址为了便于实现多级中断，保存现场信息最有效的方法是采用()。通用寄存器堆栈丿存储器外存4硬中断服务程序的末尾要安排一条指令IRET，它的作用是()。构成中断结束命令恢复断点信息并返回丿转移到IRET的下一条指令返回到断点处Pentium相在实模式下支持()个中断源，在保护模式

2、下支持256个中断和异常。TOC o 1-5 h z128256丿5121024采用DMA方式传送数据时，每传送一个数据就要占用一个()时间。指令周期机器周期存储周期丿总线周期在中断周期中，将允许中断触发器置“0”的操作由()完成。硬件关中断指令丿开中断指令软件下列陈述中，正确的是()。磁盘是外部存储器，和输入/输出系统没有关系对速度极慢或简单的外围设备可以不考虑设备的状态直接进行接收数据和发送数据丿从输入/输出效率分析，DMA方式效率最高、中断方式次之、程序查询方式最低，所以才有DMA方式淘汰中断方式、中断方式淘汰程序查询方式的发展过程在程序查询方式、中断方式中需要组织I/O接口，而DMA方

3、式和通道方式就不需要了下列陈述中，正确的是（）。在程序查询方式的优点是简单，不需要考虑优先级问题优先级是中断排队链中的位置顺序，因此在构造系统时需要首先考虑系统的效率合理地安排优先级单级中断不支持中断嵌套，所以没有优先级的问题优先级是外设所代表的事件的性质丿下列陈述中，正确的是（）。SCSI总线接口是菊花链形式丿IEEEl394的一个重要特点是，外设是平等关系，所以它不能构成树形结构配置SCSI是并行I/O接口标准，而IEEE1394是串行标准，因此SCSI的传送速度比IEEE1394高二、设计题（总题数：4，分数：8.00）CPU响应中断应具备哪些条件?画出中断处理过程流程图。正确答案：（正

4、确答案：响应中断的条件：在CPU内部设置的“中断屏蔽”触发器必须是开放的。外设有中断请求时，“中断请求”触发器必须处于“1”状态，保持中断请求信号。外设（接口）“中断允许”触发器必须为“1”，这样才能把外设中断请求送至CPU。当上述三个条件具备时，CPU现行指令结束的最后一个状态周期响应中断。中断处理过程流程图如图88所示。用微处理器构成一个数据采集系统。输入设备数据准备好后，将给出就绪READY脉冲状态信号并送出八位并行数据。请设计中断方式的输入接口电路，给出逻辑框图并说明数据输入过程。正确答案：（正确答案：输入接口电路如图8.11所示。8位数据锁存器和8位三态缓冲器用作数据缓冲寄存器暂存输

5、入数据，这二者也可使用一片三态缓冲锁存器实现。使用一个D触发器作为中断请求触发器。地址译码逻辑用于产生读数据和清除中断请求触发器的端口地址选择信号。数据输入的工作过程如下：当输入设备准备就绪时，它发出就绪状态信号，一方面使数据被打入数据锁存器暂存，另一方面使中断请求触发器置位，向CPU发出中断请求信号。如果CPU响应中断，则执行中断服务程序，并且通过输入指令访问数据端口打开三态门读人数据，同时将中断请求允许触发器复位，以撤销中断请求。CPU在中断服务程序执行完毕后返回被中断的程序继续执行。）某I/O系统有四个设备：磁盘（传输速率为500000位/秒）、磁带（200000位/秒）、打印机（200

6、0位/秒）、CRT、（1000位/秒），试用中断方式、DMA方式组织此I/O系统。画出包括CPU部分总线控制器在内的I/O方式示意图，并略作文字说明。正确答案：（正确答案：示意图如图8.13所示。根据设备传输速率不同，磁盘、磁带采用DMA方式，打印机、CRT采用中断方式，因而使用了独立请求与链式询问相结合的二维总线控制方式。DMA请求的优先权高于中断请求线。每一对请求线与响应线又是一对链式查询电路。若设备的优先级依次为CDROM、扫描仪、硬盘，请用标准接口SCSI进行配置，画出配置图。正确答案：（正确答案：SCSI接口以菊花链形式最多连接8台设备。配置图如图8.15所示。三、分析题（总题数：8

7、，分数：16.00）什么叫接口?接口有什么功能?基本组成包括哪些部件?正确答案：（正确答案：接口是外部设备与主机间通信的桥梁，也称适配器。接口的主要功能是：接收主机发来的命令，控制外部设备操作。反映设备工作状态，以便主机发出不同的控制命令。作为I/O设备与主机间传送数据的缓冲，暂时存放等待主机取走或设备取走的数据。中断逻辑，当今多数设备以中断方式与主机通信，接口中应设置中断控制逻辑。接口基本组成包括：设备选择电路、数据缓冲寄存器、控制与状态寄存器、中断请求与屏蔽电路，在串行接口中还应包括数据格式串并行转换电路。）16.1/0与CPU通信时，必须先对I/O设备进行寻址。现在常用的一种方法是将I/

8、O接口与主存单元统一编址，请说明工作原理。正确答案：（正确答案：CPU在输出工作时，执行输出指令，把ALU中寄存器的数据送到指定输出设备的接口的寄存器中。如果把该设备的数据寄存器作为主存的一个单元，与主存统一编址，则CPU可利用写主存的命令完成输入工作。同理，CPU输入数据时，执行输入指令，把指定输入设备接口中的数据寄存器中的数据取到ALU的寄存器中即可，如果把该设备接口中数据寄存器作为主存一个单元，与主存统一编址，则CPU利用读主存指令即可完成输入工作。这种方式的好处是可以省去I/O指令，简化指令系统；缺点是主存空间中有一部分单元指定做I/O接口寄存器，缩小了主存的容量。）CPU与外设以程序

9、查询方式传送数据的原理是什么?正确答案：（正确答案：由于设备的工作速度很慢，CPU不知道何时把数据准备好送给主机，也担心I/O送来数据时没有及时发现，而丢失数据，因此，CPU不断把测试指令查询设备的工作是否完成、输入数据是否准备就绪，CPU执行循环程序一直检测设备接口中的状态触发器；设备没有准备好输入数据时就一直执行这种查询设备工作状态的程序，直到输入数据准备好，程序才能输入指令，取走要输入的数据。输出数据时的状况也是类似的：CPU一直执行查询程序，测试输出设备输出的数据是否已经取走，输出工作是否已经完成，如果已经完成，CPU才能再输出下一个数据。显然在程序查询方式中，CPU一直为I/O设备服

10、务，不能做其他事情，因此CPU的工作效率是非常低的。）何谓DMA方式?DMA控制器可采用哪几种方式与CPU分时使用内存？正确答案：（正确答案：直接内存访问（DMA）方式是一种完全由硬件执行I/O交换的工作方式。DMA控制器从CPU完全接管对总线的控制。数据交换不经过CPU，而直接在内存和I/O设备之间进行。DMA控制器采用以下三种方式：停止CPU访问内存：当外设要求传送一批数据时，由DMA控制器发一个信号给CPU。DMA控制器获得总线控制权后，开始进行数据传送。一批数据传送完毕后，DMA控制器通知CPU可以使用内存，并把总线控制权交还给CPU。周期挪用：当I/O设备没有DMA请求时，CPU按程

11、序要求访问内存：一旦I/O设备有DMA请求，则I/O设备挪用一个或几个周期。DMA与CPU交替访内：一个CPU周期可分为2个周期，一个专供DMA控制器访内，另一个专供CPU访内。不需要总线使用权的申请、建立和归还过程。）通道的基本功能是什么?CPU如何实现对通道的管理?通道如何实现对设备控制器的管理？正确答案：（正确答案：通道是一个特殊功能的处理器，有自己的指令和程序专门负责数据输入输出的传输控制。它的基本功能是：执行通道指令、组织外围设备和内存进行数据传输，按I/O指令要求启动外设，向CPU报告中断等。CPU是通过执行I/O指令以及处理来自通道的中断，实现对通道的管理。通道通过使用通道指令控

12、制设备控制器进行数据传送操作，并以通道状态字接收设备控制器反映的外设的状态。）根据下面的接口示意图（图81），说明以程序查询方式进行数据输入输出的实现过程。正确答案：（正确答案：先向设备发出命令字，请来求数据传送；图8.1中的S信号实现这一功能，它将“忙”触发器置“1”，启动设备，并将“就绪”触发器置“0”，表示设备尚未准备好或工作尚未完成。CPU重复检查“就绪”触发器是否置“1”，这一功能是通过从I/O接口读人状态字实现的。设备将数据送入接口的数据寄存器（输入时）或者从接口的数据寄存器取走数据（输出时），随后将“就绪”触发器置“1”，发出Ready信号。CPU检查到“就绪”触发器置“1”，即

13、收到Ready信号后，从接口数据寄存器取走数据（输入时）或将数据送人接口数据寄存器（输出时），并复位“就绪”触发器，到此完成一次输入输出。）分析图8.3程序中断方式基本接口示意图，简要说明IM，IR，EI，RD，BS五个触发器的作用。正确答案：(正确答案：中断屏蔽触发器(IM)：CPU是否可以响应中断的标志。IM标志为“0”时CPU可响应外界中断请求。中断请求触发器(IR):暂存中断请求线上由设备发出的中断请求信号。此标志为“1”时表示设备发出了中断请求。允许中断触发器(EI):用程序指令来置位，控制是否允许某设备发出中断请求。EI为“1”时，某设备可以向CPU发出中断请求。准备就绪的标志(RD)：旦设备做好一次数据的接收或发送，便发出一个设备动作完毕信号，使RD标志为“1”。工作触发器(BS):该标志为“1”时设备正在工作。)22.图85是一个二维中断系统，请问D在中断情况下，CPU和设备的优先级如何考虑?请按降序排列各设备的中断优先级。若CPU现执行设备B的中断服务程序，IM2,IM1，IM0的状态是什么？如果CPU执行设备D的中断服务程序，IM2,IM1，IM0的状态又是什么？每一级的IM能否对某个优先级的个别设备单独进行屏蔽?如果不能，采取什么方法可达到目的?若设备C一提出中断请求，CPU立即进行响应，如何调整才能满足此要求?正确