浅谈数字ＩＣ设计技术

1、浅谈数字方案技能摘要:随着数字电路方案的范围以及庞大程度的进步，对其举行方案所消耗的时间和用度也随之而进步。按照比年来的统计，对数字体系举行方案所花的时间占到了整个研发历程的60%以上。以是淘汰方案所消耗的理论本钱是当前数字电路方案研发的关键，这就必需在方案的要领上有所打破。关键词:数字体系；i；方案一、数字i方案要领学在如今i方案中，基于时序驱动的数字i方案要领、基于正复用的数字i方案要领、基于集成平台举行体系级数字i方案要领是当今数字i方案比力盛行的3种重要方案要领，此中基于正复用的数字i方案要领是有用进步i方案的关键技能。它能办理当今芯片方案业所面对的一系列挑衅:收缩方案周期，提供性能更

2、好、速率更快、本钱越发低廉的数字i芯片。基于时序驱动的方案要领，无论是hdl形貌照旧原理图方案，特性都在于以时序优化为目的的着眼于门级电路布局方案，用全新的电路来实现体系成效;这种要领重要实用于完成小范围asi的方案。对付范围较大的体系级电路，纵然团队互助，要想始终从门级布局去实现优化方案，也很难包管方案周期短、上市时间快的要求。基于pi复用的数字i方案要领，可以满意芯片范围要求越来越大，方案周期要求越来越短的要求，其特性是i方案中的正成效模块的复用和组合。接纳这种要领方案数字i，数字i包罗了种种正模块的复用，数字i的开拓可分为模块开拓和体系集成共同完成。对正复用技能存眷的核心是，怎样举行体系

3、成效的布局分别，怎样界说片上总线举行模块互连，应该选择那些成效模块，在界说各个成效模块时怎样思量尽大概多地使用现有正资源而不是重新开拓，在成效模块方案时思量怎样界说才气有利于以后的正复用，怎样举行体系验证等。基于pi复用的数字i的方案要领，其重要特性是模块的成效组装，其技能关键在于如下三个方面:一是开拓可复用的正软核、硬核;二是怎样做好ip复用，举行成效组装，以满意目的i的必要;三是怎样验证完乐成能组装的数字i是否满意规格界说的成效和时序。二、典范的数字i开拓流程典范的数字i开拓流程重要步调包罗如下24方面的内容:(1)确定i规格并做好总体方案方案。(2)rtl代码编写及预备etshtneh代

4、码。(3)对付包罗存储单位的方案，在rtl代码编写中插入bist(内建自我测试)电路。(4)成效仿真以验证方案的成效准确。(5)完成方案综合，天生门级网表。(6)完成dft(可测试方案)方案。(7)在综合东西下完成模块级的静态时序阐发及处置惩罚。(8)情势验证。比拟综合网表实现的成效与trl级形貌是否同等。(9)对整个方案举行pre一layut静态时序阐发。(10)把综适时的时间束缚通报给邦畿东西。(11)采样时序驱动的计谋举行初始化nprlna。内容包罗单位漫衍，天生时钟树(12)把时钟树送给综合东西并插入到初始综合网表。(13)情势验证。比拟插入时钟树综合网表实现的成效与初始综合网表是否同

5、等。(14)在步调(11)准布线后提取预计的耽误信息。(15)把步调(14)提取出来的耽误信息反标给综合东西和静态时序阐发东西。(16)静态时序阐发。使用准布线后提取出来的预计延时信息。(17)在综合东西中实现现场时序优化(可选项)。(18)完成详细的布线事情。(19)从完成了详细布线的方案中提取详细的延时信息。(20)把步调(19)提取出来的延时信息反标给综合东西和静态时序阐发东西。(21)pst-layut静态时序阐发。(22)在综合东西中实现现场时序优化(可选项)。(23)pst一alyut网表成效仿真(可选项)。(24)物理验证后输出方案邦畿数据给芯片加工场。对付任何i产物的开拓，最初

6、总是从市场得到需求的信息或产物的观点，按照这些观点需求，i工程师再渐渐完成i规格的界说和总体方案的方案。总体方案界说了芯片的成效和模块分别，界说了模块成效和模块之间的时序等内容。在总体方案颠末充实讨论或论证后开始i产物的开拓。i的开拓阶段包罗了方案输入、成效仿真、综合、dft(可测试方案)、情势验证、静态时序阐发、布局布线等内容。而i的后端方案包罗布局、插入时钟树、布线和物理验证等内容，后端方案一样平常能在软件中主动完成，如sie软件就能主动完成布局布线。三、i开拓历程先容i开拓历程包罗方案输入、成效仿真、综合、可测试性方案dft、情势验证、静态时序阐发、布局、插入时钟树、布线、物理验证等内容

7、，下面别离举行详细先容。方案输入:一样平常包罗图形与文本输入两种格式。文本输入包罗接纳verilg和vhdl两种硬件形貌语言的格式，verlig语言支持多种差异条理的形貌，接纳硬件形貌语言重要得益于接纳综合器来进步方案效益;图形输入一样平常应该支持多条理逻辑图输入，重要应用在一些专门的电路方案中，但是图形输入耗时费力且不便利复用。成效仿真:成效仿真的目的是为了验证方案成效的准确性和完备性。搭建的测试环境质量和测试鼓励的充实性决定了成效仿真的质量和效益，仿真东西也是比力多，并且成效比力齐备。综合:所谓综合，就是将方案的hdl形貌转化为门级网表的历程。综合东西(也可称为编译器)按照时间束缚等条件，

8、完成可综合的trl形貌到综合库单位之间的映射，得到一个门级网表等;综合东西可内嵌静态时序阐发东西，可以按照综合束缚来完成门级网表的时序优化和面积优化。可测试性方案dft:如今大多数i方案都引入可测试布局方案，一样平常在电路开端综合后可举行dft方案。典范的dft电路包罗存储单位的内建自测bist电路、扫描链电路和界限扫描电路。bist电路是为了测试而方案的专门电路，它可以来自半导体消费厂商，也可以用商用的东西主动产生。扫描链电路一样平常是用可扫描的存放器取代一样平常的存放器，由于带扫描成效的存放器的延时与一样平常的存放器并不同等，以是在综合东西举行时序阐发时最好就能思量这种“附加的耽误。界限扫

9、描电路重要用来对电路板上的毗连举行测试，也可以把内部扫描链的效果从界限扫描电路引入。情势验证是一种静态的验证本领，它按照电路布局静态地断定两个方案在成效上是否等价，从而断定一个方案在修改前和修改后其成效是否保持同等。静态时序阐发:静态时序阐发是i开拓流程中非常紧张的一环。通过静态时序阐发，一方面可以相识到关键途径的信息，阐发关键途径的时序;另一方面，还可以相识到电路节点的扇出环境和容性负载的大校布局:布局被以为是整个后端流程最关键的一步，布局起首是在满意电路时序要求的条件下得到尽大概小的实现面积，其次布局也是把整个方案分别成多个便于操纵的模块。布局的内容包罗把单位或宏模块摆放到符合的位置，其目

10、的是为了最大限度地减小连线的r耽误和布线的寄生电容效应，别的，精良的布局还可以减小芯单方面积和低落布线时出现拥赛征象的几率。插入时钟树:时钟树又称时钟网络，是指位于时钟源和它全部扇出的存放器时钟输入端之间的buffer驱动逻辑，时钟树通常按照物理布局环境天生。时钟树的插入关键在于怎样操纵时钟信号延时和时钟信号扭曲，由于较大的耽误对办理电路的保持时间题目倒霉，较大的时钟扭曲每每增长存放器锁存不不变数据的几率。但是时钟信号耽误和时钟信号扭曲题目是对抵牾，假设方案对两者都要求比力严酷的话，时钟树的插入每每必要思量比力多。布线:布线分为两个阶段完成:预布线和详细布线，预布线时邦畿东西把整个芯片分别为多个较小的地区，布线器只是估算各个小地区的信号之间最短的连线长度，并以此来盘算连线耽误，这个阶段并没有天生真正的邦畿连线。详细布线阶段，布线器按照预布线的效果和最新的时序束缚条件天生真正的邦畿连线。但是假设预布线的时间比布局运行的时间还要长，这就意味着布局的效果是失败的，这时间就必要重新布局以淘汰布线的拥赛。布局布线完成之后，eda东西按照布局布线的效果产生电路网表，产生真正的互连线耽误数据，如许从前综合东西d按照线负载模子盘算出来的耽误数据与这些互连线耽误数据比拟