IC设计流程之实现篇-全定制设计

1、 IC设计流程之实现篇全定制设计要谈IC设计的流程，首先得搞清楚IC和IC设计的分类。集成电路芯片从用途上可以分为两大类：通用IC（如CPU、DRAM/SRAM、接口芯片等）和专用IC（ASIC）（Application Specific Integrated Circuit），ASIC是特定用途的IC。从结构上可以分为数字IC、模拟IC和数模混合IC三种，而SOC（System On Chip，从属于数模混合IC）则会成为IC设计的主流。从实现方法上IC设计又可以分为三种，全定制（full custom）、半定制（Semi-custom）和基于可编程器件的IC设计。全定制设计方法是指基于晶体

2、管级，所有器件和互连版图都用手工生成的设计方法，这种方法比较适合大批量生产、要求集成度高、速度快、面积小、功耗低的通用IC或ASIC。基于门阵列（gate-array）和标准单元（standard-cell）的半定制设计由于其成本低、周期短、芯片利用率低而适合于小批量、速度快的芯片。最后一种IC设计方向，则是基于PLD或FPGA器件的IC设计模式，是一种“快速原型设计”，因其易用性和可编程性受到对IC制造工艺不甚熟悉的系统集成用户的欢迎，最大的特点就是只需懂得硬件描述语言就可以使用EDA工具写入芯片功能。从采用的的工艺可可以分成成双极型型(biipollar)，MOSS和其他他的特殊殊工艺。硅

3、（SSi）基基半导体体工艺中中的双极极型器件件由于功功耗大、集成度度相对低低，在近近年随亚亚微米深深亚微米米工艺的的的迅速发发展，在在速度上上对MOOS管已已不具优优势，因因而很快快被集成成度高，功耗低低、抗干干扰能力力强的MMOS管管所替代代。MOOSFEET工艺艺又可分分为NMMOS、PMOOS和CMOOS三种种；其中中CMOOS工艺艺发展已已经十分分成熟，占据IIC市场场的绝大大部分份份额。GGaAss器件因因为其在在高频领领域（可可以在00.355um下下很轻松松作到110GHHz）如如微波IIC中的的广泛应应用，其其特殊的的工艺也也得到了了深入研研究。而而应用于于视频采采集领域域的C

4、CCD传感感器虽然然也使用用IC一样样的平面面工艺，但其实实现和标标准半导导体工艺艺有很大大不同。在IC开开发中，常常会会根据项项目的要要求（SSpeccifiicattionns）、经费和和EDAA工具以以及人力力资源、并考虑虑代工厂厂的工艺艺实际，采用不不同的实实现方法法。其实ICC设计这这个领域域博大精精深，所所涉及的的知识工工具领域域很广，本系列列博文围围绕EDDA工具具展开，以实现现方法的的不同为为主线，来介绍绍这三种种不同的的设计方方法：全全定制、半定制制和基于于FPGGA的IC设计计，这三三种方法法在EDDA工具具和流程程上都有有各自鲜鲜明的特特色，通通过介绍绍这三种种IC设计计

5、方法可可以让大大家对IIC设计计有个清清晰的思思路，也也顺便介介绍了其其中涉及及到的大大多数EEDA工工具，并并且避免免了读者者陷入IIC领域域的某些些细节中中而不能能一窥全全貌之嫌嫌。其实实，无论论是ICC和ASIIC，还还是I/O芯片片、CPPU芯片片在EDDA工具具上的区区别都不不明显，并且涉涉及某些些应用领领域的特特定的知知识，需需要读者者具备一一定的背背景知识识，不适适合用来来作为介介绍ICC的设计计流程的的入门级级题材。全定制IIC设计计方法，是按照照规定的的功能与与性能要要求，先先设计出出满足功功能的电电路，然然后对电电路的布布局与布布线进行行专门的的优化设设计，以以达到芯芯片的

6、最最佳性能能。全定定制ICC设计的的主要EEDA工工具有CCadeencee的Virrtuooso、Synnopssys的的Cusstomm Deesiggnerr（CD）等等，这两两款工具具实际上上提供一一个集成成设计环环境，在在这个环环境里用用户可以以方便地地配置和和利用各各家EDDA的工工具来完完成各个个设计阶阶段的任任务。首首先来看看一看它它的设计计基本流流程（如如下图）。图11. 定定义设计计规格（Dessignn Sppeciificcatiion）典型的设设计规格格书描述述了电路路的功能能（电流流放大能能力、信信噪比、带宽等等），最最大可容容许的延延时，以以及其他他的物理理性能，

7、如功耗耗等。通常设计计规格书书给予电电路设计计者以较较大的设设计自由由度：如如选择特特定的电电路拓扑扑结构，特定器器件的位位置，输输入输出出pinn角的位位置，MMOSFFET的的宽长比比等。下面是一一个一个个全加器器的规格格说明书书：-0.8uum双井井CMOOS工艺艺“加法”“进位位”的传传递延时时小于11.2nns“加法”“进位位”的转转换时间间小于11.2nns电路面积积小于115000平方微微米动态功耗耗1mmW（VDDD=5VV，fmaax=220MHHZ）-2. 绘绘制电路路图电路图绘绘制工具具称为SScheemattic Cappturre（下下图是VVirttuosso中的的

8、Commposser工工具），可以提提供门级级和晶体体管级的的电路图图绘制功功能，该该步骤完完成后可可以生成成网表文文件供电电路仿真真之用。需要说说明的是是，各家家产生的的Schhemaaticc文件不不完全兼兼容，要要从Syynoppsyss的CD中读读入Viirtuuosoo产生的电电路图似似乎有些些困难。再有一一点就是是从网表表反过来来生成电电路图这这一功能能在这两两家的工工具中都都没有被被支持，有一个个第三方方工具sspicceviisonn有此功功能，但但是否能能导入VVirttuosso或CD中者者不得而而知，sspicceviisonn这个工工具的用用处在于于晶体管管级的调调试（

9、对对照网表表和电路路图），不在于于其生成成的电路路图的通通用性。图23. 产产生子电电路或电电路单元元符号在有层次次结构（hieerarrchiicall）的电电路中，使用用用户自定定义的电电路图符符号来代代替整个个子电路路块，有有利于减减少重复复绘制这这些频繁繁出现的的子电路路块，使使整个顶顶层的电电路整洁洁而有序序，避免免出现一一个一大大片的扁扁平（fflatttenn）的电电路图。如反相相器INNV，NORR和NADDN等，在设计计中一般般都使用用自定义义的电路路符号代代替，这这也是代代工厂提提供PDDK中常常用的一一个手法法。4. 电电路仿真真这一步将将调用电电路仿真真器，如如HSPP

10、ICEE、SPEECTRRE、ELDDO等来来实现电电路的仿仿真，用用以验证证电路的的各项电电性指标标是否符符合规格格说明书书。在集集成设计计环境中中用户可可以通过过配置自自由地选选择使用用这些仿仿真器，如在VVirttuosso AADE（Anaalogg Deesiggn EEnviironnmennt），可以方方便地使使用HSSPICCE来仿仿真，当当然前提提是生成成HSPPICEE格式的的网表。在图1中中有一个个迭代-循环的的箭头，说明这这一步可可能需要要迭代，若仿真真的结果果不满足足规格说说明书，需要调调整电路路图，然然后再做做仿真。这一步步由于没没有寄生生参数加加入网表表，通常常叫

11、做版版图前仿仿真（PPre-layyoutt siimullatiion）。另外，电电路仿真真需要代代工厂提提供的元元器件库库（代工工厂一般般以PDDK包提提供给客客户，里里面包含含各种器器件的sspicce模型型，teechnnoloogy fille，Dessignn ruule等等）5. 生生成版图图版图的生生成是至至关重要要的一环环，是连连接电路路设计与与芯片代代工厂的的一个桥桥梁，版版图不仅仅反映了了电路图图的连接接关系和和各种元元器件规规格，还还反映了了芯片的的制造过过程和工工艺（具具体将在在另一篇篇博文中中专门叙叙述）。由电路路图Scchemmatiic到版版图绘制制一般使使用集

12、成成开发环环境中的的Layyoutt Edditoor。生生成版图图有两种种途径，一是手手工绘制制而成（根据具具体的工工艺文件件-teechnnoloogy fille），另一种种是自动动生成（具体可可参考VVirttuosso LLayoout，Synnopssys的的ICWWB）。生成的的文件格格式为GGDSIII 或或CIFF，都是是国际流流行的标标准格式式。6. DDRC检检查DRCDeesiggn RRulee Chheckk，版图图生成完完成后，还需要要进行“设计规规则检查查”，这这是一些些由特定定的制造造工艺水水平确定定的规则则，如ppolyy-pooly conntacct的最

13、最小间距距，meetall-meetall的最小小间距和和mettal的的最大宽宽度等等等。这些些规则体体现了芯芯片制造造的“良良率（即即合格率率）”和和芯片性性能的折折衷。（图3 显示出出有两处处违反DDRC，都是mmetaal的宽宽度超过过设计规规则要求求）EDA工工具有CCadeencee Viirtuuosoo iDDRC、Draaculla（这这是一个个独立的的版图验验证工具具，具有有DRCC/ERRC、LVSS、寄生生参数提提取等多多种功能能），SSynoopsyys的Herrculles（DRCC、LVSS检查）。图37. 寄寄生参数数提取当版图的的DRCC完成之之后，需需要提取

14、取该电路路的寄生生参数以以用来比比较精确确地模拟拟现实芯芯片的工工作情形形，寄生生参数包包含寄生生电阻和和寄生电电容，在在高频电电路设计计中还需需要提取取寄生的的电感。EDAA工具主主要有SStarrRC，Callibrre，Draaculla等。这些寄寄生参数数一般都都简化成成一个或或多个llumpped R/CC/L，“插入入”相应应的电路路节点处处，一般般都是与与电压无无关的线线性无源源器件。这样经经过寄生生参数提提取后生生成的网网表文件件，被称称为“ppostt-laayouut nnetllistt”。8. LLVS检检查Layoout-verrsuss-Scchemmatiic (

15、LVSS) CChecck，LVSS将比较较原来的的电路图图的“拓拓扑网络络”与从从版图提提取出来来的拓扑扑结构，并证明明二者是是完全等等价的。LVSS提供了了另一个个层次的的检查以以保证设设计的完完整性和和可靠性性这这个版图图是原来来设计的的物理实实现。LLVS只只能保证证电路的的拓扑结结构是一一致的，并不能能保证最最后电路路的电学学性能一一定满足足设计规规格书。典型的的LVSS错误为为，两个个晶体管管的不当当连接关关系，或或遗漏的的连线等等。9. 后后仿真可以从图图1看到，在DRRC和LVSS这两步步上都有有返回llayoout的的迭代，说明若若要设计计流程成成功进行行到“ppostt-l

16、aayouut ssimuulattionn”即后后仿真这这一阶段段，需要要清除所所有DRRC和LVSS的错误误信息。后仿真真的输入入是包含含原始电电路信息息以及寄寄生信息息的网表表，是最最接近真真实电路路的网表表文件。通过“后仿真真”，可可以获得得该设计计完整真真实的性性能：延延时、功功耗、逻逻辑功能能、时序序信息等等信息，这一过过程也是是验证整整个设计计是否成成功的“最后一一关”，若不满满足规格格说明书书要求则则需要从从头来过过从从调整SScheemattic开开始重新新走完新新一轮的的设计流流程。与pree-laayouut仿真真（第44步）不不同的是是，HSSPICCE或SPEECTR

17、RE的输输入文件件除了原原始网表表外，还还须要一一些寄生生参数的的文件（如sppf、speef），这一种种电路仿仿真又称称“baack-annnotaatioon ssimuulattionn”（具具体参见见HSPPICEE用户手手册）。评价与说说明以上的99个步骤骤只能保保证该设设计在ssimuulattionn的角度度是经过过“验证证了的”，并不不保证制制造出来来的电路路一定和和simmulaatioon出来来的结果果一致，所以在在大规模模投放代代工厂制制造（又又称“流流片”）之前，还需要要经过一一些小批批量的“试流片片”，这这叫做“硅验证证”（ssiliiconn veerifficaa

18、tioon）。通过硅硅验证后后的设计计才是真真正成功功的设计计，我们们经常听听说的“硬IPP”就是是指这一一类经过过硅验证证过的成成功的设设计，“软IPP”通常常指的是是只是通通过以上上9步的EDDA工具具验证的的设计。另外，与与下一篇篇博文将将要介绍绍的半定定制ICC设计流流程相比比，全定定制设计计缺少“综合（synntheesiss）、布布局布线线（pllacee annd rroutte）”等步，说明全全定制设设计不可可能或者者很困难难实现综综合和自自动布局局布线，历史上上曾经有有很多公公司致力力于此，但都中中道崩殂殂。目前前的EDDA设计计流程很很多步骤骤要靠手手工操作作，这就就需要很很多的技技巧和设设计经验验。其次次，全定定制设计计的电路路是一些些规模比比较小，需要非非常好的的性能，并且重重复利用用率很高高的“关关键电路路模块”，很多多是模拟拟电路，或数模模混合电电路，由由于其设设计过程程复杂而而对设计计者的经经验要求求甚高，被业界界称之为为“艺术术品级电电路设计计”。还还有一点点需要说说明，全全定制IIC设计计不等于于模拟电电路设计计，尽管管该设计计中一般般模拟成成份