数电 数据选择器

1、数据选择器实验目的1 .熟悉中规模集成数据选择器的逻辑功能及测试方法。2.学习用集成数据选择器进行逻辑设计。实验原理数据选择器是常用的组合逻辑部件之一。它由组合逻辑电路对数字信号进行控制来完成 较复杂的逻辑功能。它有若干个数据输入端。、D1、，若干个控制输入端A0、A1、 和一个输出端K。在控制输入端加上适当的信号，即可从多个输入数据源中将所需的数据 O信号选择出来，送到输出端。使用时也可以在控制输入端上加上一组二进制编码程序的信号， 使电路按要求输出一串信号，所以它也是一种可编程的逻辑部件。中规模集成芯片74LS153为双四选一数据选择器，引脚排列如图71所示，其中D， D，D，D为四个数据

2、输入端，Y为输出端，A，A为控制输入端（或称地址端）同 12301时控制两个四选一数据选择器的工作，G为工作状态选择端（或称使能端）。74LS153的逻 辑功能如表71所示，当1G（=2G） = 1时电路不工作，此时无论A1、A0处于什么状态，输 出Y总为零，即禁止所有数据输出，当1G（= 2G） = 0时，电路正常工作，被选择的数据送到Ch Dt Aj74LS151堕匚k S H Y YGUg同碉向闷闷Ml福园ET回以凹国皿回GNDUcc阀同同阿闷1闷I2G Ac. 2D3 ZCbWQ 2Dq 2Y）74LS1531G Ai Wj ID? 15 IDqif回以订回也国回GND输出端，如A1气

3、=01，则选中数据D1输出。图721 0图 71表71输入输出1G =2 GA1A01Y2YX;。1D11D21D32D02D12D22D当G =0时，74LS153的逻辑表达式为Y = A A D + A A D + A A D + A AD1001011020 13中规模集成芯片74LS151为八选一数据选择器，引脚排列如图72所示。其中D0D7 为数据输入端，Y（Y）为输出端，A、A、A为地址端，74LS151的逻辑功能如表72 210所示。逻辑表达式为Y = AnD + A A A D + AAAnD + AAAD + A A AnD2100210 1210220 1 32104数据选

4、择器是一fA通用+性很强的中规模集成电路，除了能传递数据外，还可用它设计成 210521062 107数码比较器，变并行码为串行码及组成函数发生器。本实验内容为用数据选择器设计函数发 生器。用数据选择器可以产生任意组合的逻辑函数，因而用数据选择器构成函数发生器方法简 便，线路简单。对于任何给定的二输入变量逻辑函数均可用四选一数据选择器来实现，同时 对于三输入变量逻辑函数可以用八选一数据选择器来实现。应当指出，数据选择器实现逻辑 函数时，要求逻辑函数式变换成最小项表达式，因此，对函数化简是没有意义的。例：用八选一数据选择器实现逻辑函数F = AB + BC + CA写出F的最小项表达式_F =

5、AB + BC + CA = ABC + ABC + ABC + ABC先将函数F的输入变量A、B、C加到八选一的地址端A2、A1、A0，再将上述最小项表 达式与八选一逻辑表达式进行比较（或用两者卡诺图进行比较）不难得出D =D =D =D =0D =D =D =D =101243567图73为八选一数据选择器实现F=AB+BC+CA的逻辑图。如果用四选一数据选择器实现上述逻辑函数，由于选择器只有两个地址端AA0，而 函数F有三个输入变量，此时可把变量A、B、C分成两组，任选其中两个变量（如A、B） 作为一组加到选择器的地址端，余下的一个变量（如C）作为另一组加到选择器的数据输入 端，并按逻辑

6、函数式的要求求出加到每个数据输入端D0D7的C的值。选择器输出Y便 可实现逻辑函数F。当函数F的输入变量小于数据选择器的地址端时，应将不用的地址端及不用的数据输 入端都接地处理。实验设备与器件双四选一数据选择器74LS153x2八选一数据选择器74LS151x1实验内容测试74LS153双四选一数据选择器的逻辑功能。地址端、数据输入端、使能端接逻辑开关，输出端接01指示器，按表71逐项进 行功能验证。测试74LS151八选一数据选择器的逻辑功能。按表72逐项进行功能验证。表72输入输出GA2A1A0YY1X X X0100 0 0万0D000 0 1万1D100 1 0D 2D200 1 1D

7、 3D301 0 0 4D401 0 1D 5D501 1 0D 6D601 1 1D 7D73.用74LS153实现构成全加器功能全加器和数Sn及向高位进位数Cn的逻辑方程为S = AB C + A BC + A B C n 1 + ABCC = A BC 1 + A B C 1 + ABC n 1+ ABC 1输入输出ABCSCn+1选中数据端00000D0=C011001010D1=CC10110010D2=CC10111001D3=C1111图74为用74LS153实现全加器的接线图，按图连接实验电路，测试全加器的逻辑 功能，记录之。五.实验报告总结74LS153和74LS151的逻辑功能。总结用数据