编码器译码器及数码管显示实验

1、实验6编码器译码器及数码管显示实验实验日的.掌握组合逻辑电路的分析测试与设计方法和步骤口工熟悉编码器、译码器等常用中规模集成电路（MSD的性能及使用方法.工熟悉数码显示译码器的应用。1.52实验仪器设备与元器件1.硬件基础电路实验箱，双踪示波器r数字万用表.公基本元器件，74L504,74LS48,74LS133,7415148c1.5.3实验概述L要求预习:预习组合逻辑电路的分析和设计方法；总结组合逻辑电路分析和设计的步骤。数字电路分为组合逻辑电路和忖序逻辑电路两大类.由门电路叮构成各种逻辑功能的组合逻辑电路，如半加器、全加器、编码器、译码器、数据选择器等u其特点是，3-功能与时间因素无关，

2、即输出状态只取决于当时的输入状态，而与以前的（输出）状态无关.b，无记忆性元件.即没有记忆功能；C,无反馈支路，输出为输入的单值函数0组合逻辑电路的分析*分析组合逻辑电路的月的是为了确定已知电路的逻辑必能，其步骤大致如下：（1）臼逻辑图写出各输出端的逻辑表达式；（2）化简和变换各逻辑表达式；（3）列出具值表：（4）根据真值表和逻辑表达式对逻辑电路进行分析，最后确定其功能。时于比较笥单的刻合逻辑电路,有时也可以用画波形图的方法进行分析.为了避免出错,通常是根据输入波形，逐级画出输出波形，最后根据逻辑图的输出端与输入端波形之间的关系确定功能.组合逻辑电路的设计：（1）设计目标设定输入输IH后，并根

3、据逻辑关系要求列出真值表；（2）据真值表写出最小项表达式,并进行卡诺图化简，得出最简逻辑表达式；（3）据选择的器件把逻辑函数表达式特换为所需的形式；（4）画出逻辑图；（o）根据逻辑图连线，实现其逻辑功能。组合逻辑电路的设计，通常以电路简单、所用器件最少为目标:因此，对一般的逻辑表达式都要用代数法或卡诺图法来进行化简，以获得最简的逻辑表达式，能用最少的门电路来组成逻辑电躇.但是在数字电路的设计中普遍采用中、小规模集成电路（一片包括数个门至数卜个门）产品，因此应根据具体情况，仅可能减少所用的器件数目和种类，这样可以使组装好的电路结构紧凑，达到，作叮靠a组合逻辑电路的测试：在组合谡辑电路的输入端加上

4、%号（注意加入的信号能覆造大部分的输入组合，然后记录输出结果.如果输出结果9输入遗物满足该电路的设计要求，则该电路的设计是正确的，否则根据得出的结果分析故障所在，进行改进.常用地合电路有加法器，译码器，编码器，散据选择器，数据分配器等*本次实验我们进行编码器译玛器实验.编科就是赋予选定的一系列一进制代码以固定的含义.74LS14S连-3编码需）为八钱-三线优先编固器.几个输入端为DtKDlA种状态，与之对庖的输出没为RkAl.A2r共三位一进制数.洋鸣是编码的逆过程，即将去二进制翻译成电路的某种状态。译码器是在数字电路用得很多的种多输入、一多输出的组合逻辑电路.它的作用是把给定的代码进行翻译，

5、变成相应的状态,使输出通道中相应的一题有伤号输出口译码需在数字系统中有广泛的用途，不仅川于代码的转换、终端的数字显示，逐用于数据分配，存贮器寻址用组合控制信号等.不同的功能可选用不同种类的译码据.语吗器可分为通用译码揩和显示洋码器两大类:,前者就分为变量译码器和代码变换译码器一（1）麦鼠译码器（又称一进制译码器）,用以表示输入变量的状态，如？线一4线、3线一8线和工线-16线译眄器.若有n个输入变量，则有211个不同的蛆合状态，就有2n个输出端供其使用口而每一个愉出所代表的函数对应于n个输入变量的最小项.二进制译玛黯实际匕也是我脉冲愉出的脓加分配器,若利用使能端中的一个输入端输入数据信息.器件

6、就:成为今数据分配器（又称多路分配器,如图1，5.1所示若在工输入端输入数墀信息.S2=Si=0,地址码所时应的输出是国数据信息的反码；叠从由端输入数据信息，令$=1、际=乌地址码所对应的输出就是蚤辎数据信息的原码.若数据信息是时钟脉冲，则数据分配器便成力时钟脓冲分配踞.根据输入地址的不同组合译出唯一地址+故可用作地址译画器,接成多路分配器.可将一个信号源的数据信息传输到不同的地点.一进削译码器还能方便地实现逻辑函数，如图1.5.2所示，实现的逻辑函数是疗dll席后第WillZ=ABC+ABC-ABC疗dll席后第Will（2）数码显示译码器自、七段发光.械管（LED）数码管LED数码管是目前

7、最常用的数字显示器.图L23Q）、缶）为共阴笆和共阳管的电路，（c）为两种不同出线形式的引出脚功能朗.一个LED数码管可用米显示一位。9进制数和一个小数点-小型数码管（0.5寸和口,36寸）年段发光一极管的正向压降,随显示光（逋常为红、能黄、检色）的骸色不同略有差别,通常约为23.5V,每个发光一极管的点亮电流在a-10mAi.LED数码管要显示BCD码所表示的卜进制数字就需要有一个为,的译潮器，谈洋码器不但要完成译科功能,还要有相雪的印动能力，卫史一个为,的译潮器，谈洋码器不但要完成译科功能,还要有相雪的印动能力，卫史3ZVIZ3ZIZK立立立史“ULD即人口abed9。74LS4S可以译码

8、联动七段发光一极管忆印）数码管.CC4BU共阴）等.CG1511可直接驱动数码管。1.S4实验内容.测鼠译玛器的逻辑功能1.5.43线8爱洋吗器74L51招逻辑阍AEC也B17口221.5.43线8爱洋吗器74L51招逻辑阍AEC也B17口22GVNLV4C-6YY参考国1一5多测试74313g的逻辑功能，通过开关KI.KN.K3设置成不同的遗辑状态.测量YOV7的逻辑状态.列表记录.一三74LS138N一三74LS138NQ函数F=XYZ+XYZ+XYZ+XYZ要求工（1）目行设计实验方案和实睑步骤，画出逻辑原理图:（2）按图接线,验证实验结果，埴入自行设计的表格中上5.编码、洋码、显示电战

9、的原理设计编码,洋福、显示电晞先将八位开关信号状态编制成一进制代码，再通过数码显示译码器将此代屿变摭成相府的七位数四，驱动1只发光一级首母示不问的字符,参考网1.5.6,该电路由W线一M线优先编码器74国142、i线一七段共阴数码显示译码器（驱动器）74LS他和共阴七段数码显示器组曲表152为74LS148的舆位表.先将所有开美K台向十5V输人高电平然后分别打开个开火输入低电平，观测数码显示字符&，行列表记求.将反向器去掉观测.表1.5.2输A输山FT014567A3A1AnV.C1XXXXXXHIIII：1LHHHHHEHHHHHLL、XXXXLLLLL：1LXXXXLHLL匕LTIXXXM

10、LH21LHLLHLXX女XLHHHLHHLTLXXXLHFHHLLLLXXLMHHHHHI.HLLXLHHHHHHHHLLL1HHHHHHHHHHLH-高电中LT氐电平1-不定4T44打4T44打实验数据输A输出工品+用44匕X%匕0XXXT11111111X1XXX1i1111111000001111111100011011111110011101111110011111011111010011110111101011i1110i1101101111110110111111111101、测试变量译码器的逻辑功能变量译码器是一种完全译码器，它将一系列输入代码转换成与之一一输入为000时输出为

11、第一个灯亮，输入为001时第二个灯亮，输入为1113线-g线译码器ML1班的功能表对应的有效信号。例如当时第第8个灯亮。741式第功能表无诒从逻辑图还是功能表我们器可以看到MLS1的的几个输出管脚，任何时刻要么全为高电平1一芯片处于不工作状态，要么只有一个为低电平0,其余7个输出管脚全为高电平L如果出现两个输出管脚在同一个时间为0的情况，说明该芯片已经损坏.当附加控制门的输出为高电平（S=1）时，可由逻辑图写出%=耳耳4=%芸=444=飞马=过4%=%M=444=次4耳=444工网汽=用双肉=叫居=AA4=啊Mln的逻辑图由上式可以看出，在同一个时间又是这三个变量的全部最小项的译码输出，所以也

12、把这种译码器叫做最小项译码器.2、编码、译码、显示电路的设计通过8-3编码器先将8位开关信号状态编码为二进制代码，再通过数码管显示译码器将此代码变换成相应的7位数码，驱动7位数码显示器，显示不同字符。其中用到了预先编码的原理。优先编码器的功能是允许同时在几个输入端有输入信号，编码器按输入信号排定的优先顺序，只对同时输入的几个信号中优先权最高的一个进行编码。例如当D6为L、D7为H时则显示“1”，输出为001,无论其他输入信号为多少；当D5为L、D6为H、D7为H时，则显示“2”，输出为010，而不管其他开关电平输入为多少。使能端0E（芯片是否启用）的逻辑方程：QE=工口.II-12-13-14

13、-15-67-IE当0E输入工E=1时，禁止编码、输出（反码）：A2,A1,A口为全1。当怎输入工E印时，允许编码，在工口工7输入中，输入工T优先级最高，其余依次为：工6,工算工工3,工口，工口等级排列输入输出EIIo11213415I7做A1收1GSED1KK1111011111111111100KKKKXE000000KKKK工XC1001100KKKK工011010100KKKK0111011100KKK0111110010001111110110001111111101000111111111110优先编码器741转功能表从以上的的功能表中可以得出，741sl或输入端优先级别的次序依次

14、为17,16,10。当某一输入端有低电平输入，且比它优先级别高的输入端没有低电平输入时，输出端才输出相应该输入端的代份。例如：15二口且1。1匕1（16、IT优先级别高于5）则此时输出代俯。1。（为（5代。二（101）2的反科）这就是优先编担器的工作原理。思考题.总结组合逻辑电路设计的步骤和方法：组合逻辑电路的设计步骤可分为：.根据电路功能的文字描述，将其输入与输出的逻辑关系用真值表的形式列出；.通过逻辑化简，将真值表写出最简的逻辑函数表达式；.选择合适的门器件，把最简的表达式转换为相应的表达式；.根据表达式画出该电路的逻辑电路图；.最后一步进行实物安装调试，这是最终验证设计是否正确的手段。2、怎样判断7段数码管各引脚和显示字段的对应关系3,S才一_旦里3、3-8译码器在实际应用中的作用有哪些译码器的输出既可以用于驱动或控制系统其他部分，也可驱动显示器，实现数字、符号的显示。在CPU设计中，指令译码器是CPU的一部分，能将存储在指令寄存器或微程序指令中的比特转换为能控制CPU其他部分的控制信号。8个寄存器组成的简单CPU会使用指令译码器中的3线一8线逻辑译码器来选择寄存器文件的源寄存器并输出到ALU以及目的寄存器中，以接受ALU的输出。典型的CPU指令译码器也包括其他很多组件。故障排除首先检查芯片的型号看是否合适