恒流源电路精品课件

1、恒流源电路第1页，共29页，2022年，5月20日，11点31分，星期三恒流源电路第2页，共29页，2022年，5月20日，11点31分，星期三基本电流镜结构 电流复制的基本原理 相同的工艺参数制作的两个 相同的MOS器件具有相同 的栅源电压，并且都工作在 饱和区则其漏极电流完全相 等，即实现了所谓的电流复制 。但由于存在沟道调制效应时，其漏源电压 VDS若不相等，则其电流也不会相同。 第3页，共29页，2022年，5月20日，11点31分，星期三基本电流镜结构在考虑沟道调制效应时有： 从上式可以看出：假如已有IR，只要改变M1与M2的宽长比，就可设计出Io，它即可以与IR相等，也可与IR成一

2、比例关系，所以也称为比例电流镜，这种技术在模拟集成电路中有着广泛的应用，比如作为放大器的负载。但是由于存在沟道调制效应，且VDS2是一变量，因此Io实际上不是一个恒流源。第4页，共29页，2022年，5月20日，11点31分，星期三基本电流镜结构如何改善Io的恒流特性以实现真正意义上的电流源，可以看到原则上有两种方法：1、减小以至消除M2的沟道调制效应（因为VDS1VGS1为定值，故M1不影响Io的恒流特性），即通过增大M2的沟道长度，以减小，增大输出阻抗，从而改善恒流特性。2、设定VDS2VDS1，则可知Io与IR只与M1、M2的宽长比相关，从而得到具有很好的恒流特性的电流源。第5页，共29

3、页，2022年，5月20日，11点31分，星期三基本电流镜结构因为沟道调制效应在小特征尺寸的CMOS工艺中是不能消除的，因此通常是采用第二种方法来改善电流源的恒流特性，由此而设计出了多种恒流源电路结构。另外，有时还由于存在不同的体效应，使各自的阈值电压Vth不相等，因而其电流也会产生偏差，这也可以通过电路的合理设计以消除它对电流镜的影响。 第6页，共29页，2022年，5月20日，11点31分，星期三威尔逊电流源 该电流源的基本原理是利用负反馈来提高电流源的输出阻抗以使电流源具有良好的恒流特性。第7页，共29页，2022年，5月20日，11点31分，星期三威尔逊电流源上图中，由于VDS1=VG

4、S3+VGS2，而VGS1=VGS2，所以：VDS1VGS1，因此M1一定工作在饱和区，所以根据饱和萨氏方程可得：由于VDS2VGS2，VDS1=VGS2VGS3，即VDS1VDS2，所以在这种电流源中，Io/IR的值不仅与M1、M2的几何尺寸相关，还取决于VGS2与VGS3的值。第8页，共29页，2022年，5月20日，11点31分，星期三威尔逊电流源根据交流小信号等效电路，可求出电路的输出阻抗。忽略M3的衬偏效应，则有： 进一步可推导出： 假定gm1=gm2=gm3，且gm1rds11，则上式可简化为：第9页，共29页，2022年，5月20日，11点31分，星期三威尔逊电流源与基本电流镜结

5、构相比，威尔逊电流源具有更大的输出阻抗，所以其恒流特性得到了很大的提高，且只采用了三个MOS管，结构简单，并可应用在亚阈值区。但是图4中M3与M2的漏源 电压仍不相同，因此提出 了一种改进型的威尔逊电 流源，如图所示。 第10页，共29页，2022年，5月20日，11点31分，星期三威尔逊电流源上图中引入了二极管连接的MOS管M4。根据饱和萨氏方程，Io/IR的表达式与上式相同，且有：VDS1VGS2VGS3VGS4。设定VGS3VGS4，则有VDS1VGS2= VDS2，则有：上式表明，该结构很好消除了沟道调制效应，是一精确的比例电流源。而且只需四个MOS管就可实现，因此有较广泛的应用。这种

6、结构也可用于亚阈值区域作为精确的电流镜使用。而要达到VGS4=VGS3，根据饱和萨氏方程可以得到其条件为：第11页，共29页，2022年，5月20日，11点31分，星期三共源共栅电流源高输出阻抗恒流源 共源共栅电流源是采用共源共栅结构来促使VDS2VDS1，从而改善恒流特性的一种行之有效的电路结构，其电路结构如图所示。第12页，共29页，2022年，5月20日，11点31分，星期三共源共栅电流源高输出阻抗恒流源适当选择M3与M4的尺寸，就可实现VGS3VGS4，且有：VGS4+VA=VGS3+VB，因此，若(W/L)3/(W/L)4=(W/L)2/(W/L)1，且VGS3=VGS4时可得到VA

7、=VB，即使M4与M3存在衬偏效应这个结果也成立。该结构的输出阻抗为： 由上式可以发现，其输出阻抗很大，大约为基本结构输出阻抗的gm4rds4倍。 第13页，共29页，2022年，5月20日，11点31分，星期三共源共栅电流源高输出阻抗恒流源共源共栅结构的主要缺点是损失了电压余度 。一般可采用(W/L)3(W/L)1，(W/L)4(W/L)2进行补偿。 为了保证VDS2VDS1=VGS1成立，根据萨氏方程，可得到M1、M2、M3、M4的几何尺寸必须满足：(W/L)3/(W/L)4=(W/L)2/(W/L)1，一般取L1L2L3L4，则VGS3VGS4，VGS2VGS1。总之，该结构的电流仍与基

8、本结构的相同，即仍取决于底层的电流镜（M1与M2）。 第14页，共29页，2022年，5月20日，11点31分，星期三低压共源共栅结构常数Vb的偏置 主要结构是一个输出与输入短路的共源共栅结构。由图可以看出，三极管M3处于饱和区的条件为： 而三极管M1饱和的条件为： 即： 该式成立的条件是： 即： 或VVth1。 第15页，共29页，2022年，5月20日，11点31分，星期三低压共源共栅结构常数Vb的偏置在实际电路中只需适当选取M3的尺寸以使它的过驱动电压V保持小于M1的阈值电压即可得到Vb的值以满足M1与M3工作于饱和区。选取VbVGS3(VGS1Vth1)Vth2V，则输出的最小电压值为

9、2V，可以发现采用这种结构增大了输出电压的摆幅。并且M1与M2的漏源电压相等，因此由饱和萨氏方程可知，输出电流能精确复制基准电流。 第16页，共29页，2022年，5月20日，11点31分，星期三低压共源共栅结构常数Vb的偏置为了使消耗的电压余度最小，且保证三极管M1处于饱和区，因此可选取VA= VGS1Vth1，而Vb电位的选择必须使M3导通，因此Vb必须等于(或略高于) VGS2(VGS1Vth1)，这样可以采用如图4.6所示的电路来提供Vb。在图中，M5与M1完全相同，即有 VGS5VGS1，因此根据以上分析， 要求(W/L)6(W/L)3，VGS6VGS3， 且(W/L)7取较大的值，

10、则有VGS7约 等于Vth7而大于Vth1，适当选择M6的 尺寸，可以得到VGS6VGS7VGS3Vth1。第17页，共29页，2022年，5月20日，11点31分，星期三高输出阻抗、高输出摆幅的恒流源 采用了源极跟随器电平移位电路来实现的，M2与M4构成一电平移位电路，且其值为阈值电压Vth。 第18页，共29页，2022年，5月20日，11点31分，星期三高输出阻抗、高输出摆幅的恒流源M1的栅极与源极电位为VthV （V为过驱动电压），M3管的栅极电位为VDS1+Vth+V2Vth+3V，由于M4的移位电平电压为Vth，所以M2管的漏极电位为Vth2V，因此M5的漏源电压VDSVVGSVt

11、h，则输出电压的最小值为：2V，因此采用此结构的电流镜具有高输出摆幅的特性。同理，由于采用的是级联结构，因此还具有高的输出阻抗。 第19页，共29页，2022年，5月20日，11点31分，星期三高输出阻抗、高输出摆幅的恒流源所有的MOS管的偏置电流为Io（IRIo），为了实现上述要求的M3管的栅极电位：2Vth+3V，而其上的电流仍为IR，则必须有合理的几何尺寸，假设除M3外，其它MOS管的宽长比均相同，则根据饱和萨氏方程有：而VGS3Vth=Vth+2VVth=2V，可得到：由上式可知：M3的宽长比应取为其他MOS管的宽长比的1/4。 第20页，共29页，2022年，5月20日，11点31分

12、，星期三电源抑制电流源 -CMOS峰值电流源 所谓峰值电流源是指输出电流是一个最大值，通过以下分析可发现这种 电流源的最大电流与电源 电压无关，即具有很好的 电源抑制能力。该电流源 既可工作在亚阈值状态， 也可工作在饱和状态。第21页，共29页，2022年，5月20日，11点31分，星期三电源抑制电流源 -CMOS峰值电流源1 亚阈值状态亚阈值电流源是利用MOS管工作在亚阈值区的特性得到的。其具体电路结构如图所示。上图中三极管M1与M3 工作于亚阈值区，且有： ID01ID03，VDSVth， VGS1IDS1RVGS3 第22页，共29页，2022年，5月20日，11点31分，星期三电源抑制

13、电流源 -CMOS峰值电流源式中ID0IS0/（W/L），故有： 对上式两边对IDS1求导，则其一阶导数为0时的值为Io的极值，并可证明共两阶导数小于0，因此Io存在最大值。 第23页，共29页，2022年，5月20日，11点31分，星期三电源抑制电流源 -CMOS峰值电流源因此可求出当IDS1nVT/R时Io为最大，且有：由上式可看出Io的峰值电流与VT成正比，即在选择IRIDS1=nVT/R时，输出电流可通过R、M3与M1的宽长比之比决定，而与电源电压几乎无关，因此该电流源又称为电源抑制电流源。电路中的电阻R可由扩散电阻实现。而且当IR稍偏离nVT/R时，输出电流值Io几乎不变。该电路有一

14、个主要缺点就是电阻R随工艺及温度变化较明显，因此必须考虑温度及工艺对输出电流Io的影响。 第24页，共29页，2022年，5月20日，11点31分，星期三电源抑制电流源 -CMOS峰值电流源2饱和工作状态：假设M1与M3工作于饱和区，则根据饱和萨氏方程可求出：由以上两式可得到：第25页，共29页，2022年，5月20日，11点31分，星期三电源抑制电流源 -CMOS峰值电流源同理，上式两边对VDS1求导，就可求得在IDS1（VDS3Vth）/R时，Io的值为最大，且其最大值为：因此，当IR取为（VDS3Vth）/R时，其输出电流由M1与M3的宽长比之比、电阻R及M3的过驱动电压决定，而与电源电

15、压无关。该电流源具有很高的电源抑制比。且当IR稍偏离nVT/R时，输出电流值Io仍可几乎保持不变。同理，该电路的一个主要缺点就是电阻R随工艺及温度变化较明显，因此必须考虑温度及工艺对输出电流Io的影响。 第26页，共29页，2022年，5月20日，11点31分，星期三 恒定跨导电流源所有的MOS管都工作在饱和区，并且假设M3的宽长比为M1的K倍 。根据KCL定理有： 且有： 根据饱和萨氏方程，则有： 第27页，共29页，2022年，5月20日，11点31分，星期三恒定跨导电流源求解上式可得：如果Vth很小，则上式可简化成： 而根据有关跨导的定义，可求得其负载管的跨导为：第28页，共29页，2022年，5月20日，11