Qsys系统设计指南

1、Qsys系统设计指南Ch1.绪论软硬件需求概括下载、安装设计实例翻开实例工程Ch2.成立Qsys系统成立数据模式发生器（DataPatternGenerator）成立新的带有时钟源的Qsys系统加入管道桥（PipelineBridge）加入定制模式发生器（CustomPatternGenerator）加入PRBS模式发生器加入2-1流复用器（Two-to-OneStreamingMultiplexer）校验储存器地点映照（MemoryAddressMap）连结复位信号（ResetSignals）和插入适配器（Adapters）成立数据模式校验器（DataPatternChecker）成立新的Q

2、sys系统并设置时钟源加入管道桥（PipelineBridge）加入1-2流解复用器（One-to-TwoStreamingDemultiplexer）加入定制模式校验器（CustomPatternC）加入PRBS模式校验器校验储存器地点映照（MemoryAddressMap）连结复位信号Ch3.装置层级系统（AssemblingHierarchicalSystems）成立层级储存器检测器（HierarchicalMemoryTester）加入数据模式发生器（DataPatternGenerator）加入模式校验器（DataPatternChecker）加入储存器主元件（MemoryMaste

3、rComponents）连结复位信号指定储存器地点映照（MemoryAddressMap）达成顶层系统（Top-LevelSystem）编译并下载软件到开发板Ch.4在系统控制台（SystemConsole）考证硬件理解脚本（UnderstandingtheScripts）翻开实例工程（TutorialProject）加入JTAG-to-Avalon主桥（MasterBridge）编译并使用系统控制台控制开发板Ch5.仿真定制元件（CustomComponents）在Qsys中产生Testbench系统翻开实例工程（TutorialProject）为设计测试（DesignUnderTest）成

4、立一个新的Qsys系统导出所有设计测试接口（DesignUnderTestInterfaces）产生一个QsysTestbench系统产生QsysTestbench系统仿真模型在ModelSim-Altera软件中履行仿真设置仿真环境履行仿真附带信息文档版本历史怎样联系AlteraCh1.绪论本指南介绍可在QuartusII软件中使用的Qsys系统集成工具。本指南介绍了怎样设计一个使用不一样的测试模式来测试一个外面储存器件的系统。经过系统需求剖析，硬件设计任务，以及系统性能剖析，要点在于构架系统。在理解Qsys开发流程的基础上，能够进一步设计自己的Qsys系统。1.1软硬件需求本指南需要下边的

5、软件支持：AlteraQuartusIIV11.0以上软件系统需求及安装指令请参照AlteraSoftwareInstallationandLicensingNiosIIEDSV11.0以上Tt_qsys_design.zip设计实例文件，能够从QsysTutorialDesignExample网站下载。该设计实例文件包含可设置选择Altera开发板的工程文件。假如知足下边的要求，能够依据本指南成立任何Altera开发板或自定制板的Qsys系统。板上一定包含Altera的Arria、Cyclone或Stratix系列FPGA。FPGA一定包含起码12K逻辑单元（LEs）或自适应查找表（ALUT

6、s）。FPGA一定包含起码150Kb嵌入式储存器。板上一定有JTAG接口，用于主机监控板上FPGA内部储存器程序履行。板上一定包含用于设计测试的储存器。比如，随意拥有Avalon-MM从接口的鉴于Qsys控制器的储存器。为了在开发板上达成本指南，请参照开发板文档中对时钟频次和引脚描绘。对于Altera开发板，能够在有关参照手册中找到对应信息。1.2概括本指南中成立的Qsys系统用来测试一个同步动向随机储存器（SDRAM）。最后的系统在层级子系统中包含SDRAM控制器，一个NiosII办理器和一些嵌入式外设。经过增添不一样的Qsys元件来产生测试数据，接见储存器以及考证返回数据，从而达成Qsys

7、系统。最后系统包含下边的元件：鉴于NiosII/e的办理器子系统（包含在Altera完好的设计套件中）SDRAM控制器（包含在Altera完好的设计套件中）伪随机二进制序列（Pseudo-randombinarysequence，PRBS）模式发生器和校验器定制模式发生器和校验器模式选择复用器（Multiplexer）和解复用器（Demultiplexer）模式读写器（Patternwriterandreader）储存器测试控制器无需license即可在硬件中应用本最后系统。经过Altera免费的OpenCorePlus评估特征，能够进一步达成下边的工作：仿真系统行为以及考证其功能产生时限的器

8、件编程文件器件编程并进行硬件考证设计实例文件包含了在任何设计中均可免费使用的元件。NiosII/e办理器核和DDRSDRAMIP核能够免费在QuartusII订购license中使用。为了般配开发板上的储存器，设计文件对于不一样的开发板使用不一样的DDRSDRAM控制器。对于OpenCorePlus更多信息，请参照AN320：OpenCorePlusEvaluationofMegafunctions.图1-1给出了设计实例完好的顶层系统。图1-1给出了作为一个Qsys系统，在储存器测试器系统中的元件，拥有三个主要设计功能，如图中虚线框内所示。本指南采纳层级构造表示将数据模式发生器和数据模式校验

9、器分别例化为两个独立系统，而后包含在储存器检测器（MemoryTester）系统中。在一个高层系统中，层次表示能够例示某个系统作为一个元件。图1-1顶层系统构造下载、安装设计实例依据下边的步骤下载并安装本指南设计实例：（1）从QsysTutorialDesignExample网站下载QsysTutorialDesignExample.zip）文件；（2）解压缩文件中所有内容到某个目录中，注意在目录路径名种不要使用空格。翻开实例工程本指南设计实例文件供给必要的定制IP设计模块和工程文件用于开始工作，并包含部分达成的QuartusII工程和Qsys系统。设计实例文件包含下边所有工程：Quartus

10、II工程I/O引脚分派，指定的Synopsys设计拘束（.sdc）时序分派。参数化的NiosII办理器核，可与主PC机通信来控制储存器测试系统。参数化的DDRSDRAM控制器，用于开发板上的储存器。依据下边的步骤翻开实例工程：（1）翻开QuartusII软件。（2）对应所用的开发板，翻开QuartusII工程文件（.qpf）：a.在File菜单中，点击OpenProject。b.阅读目录“”目录。c.选择有关开发板.qpf文件，点击Open。设计中的定制储存器测试元件是VerilogHDL元件，伴同硬件元件描绘文件（_hw.tcl）描绘了每个元件的接口和参数。这些文件在tt_qsys_desi

11、gnmemory_tester_ip目录中。在Qsys中查察这些元件，在ComponentLibray标签上睁开MemoryTestMicrocores，以以下图中红色圆圈所示。一个IP索引（.ipx）文件为包含这些储存器测试元件的memory_tester_ip目录供给了参照。图睁开MemoryTestMicrocoresCh2.成立Qsys系统本章介绍怎样例化（Instantiate）、参数化（Parameterize）以及连结元件到新建的Qsys系统。本章成立如图1-1所示的Qsys系统，包含以下设计模块：数据模式发生器（DataPatternGenerator）数据模式校验器（Data

12、PatternChecker）假如已经熟习创立Qsys系统的过程，能够跳过本章直接进入第三章。实例设计文件包含了本章完好的系统。数据模式校验器产生高速流数据，达成PRBS或许软可编程序列，比如，“walkingones”。设计经过Avalon-ST连结发送数据到储存器主控器的模式写入器和控制逻辑。数据模式发生器依据控制逻辑发出的命令将数据写入储存器。当设计将数据写入储存器时，模式读逻辑读回内容并将它们发送给数据模式考证逻辑。数据模式校验器接收由模式读出器从Avalon-ST连结读回的数据。设计考证数据模式（DataPattern），保证其写入储存器的模式与其读回的数据同样。当在系统中加入元件并

13、产生连结时，QsysMessages标签中的错误和警示信息指了然在系统达成以前一定要达成的步骤。某些错误信息不可以立刻解决，可能需要在后续步骤中得以解决。2.1成立数据模式发生器（DataPatternGenerator）本节将成立数据模式发生器系统，包含两个用来产生测试模式的元件，以及一个用来办理器控制的数据多路复用的第三个元件。数据模式发生器能够配置成般配不一样的储存器接口宽度。因为数据模式发生器在每个时钟周期能够供给一个完好字的数据，配置该元件来般配储存器宽度能够供给足够的带宽来迅速接见储存器。在成立该Qsys系统以前，保证已经下载并安装了本指南实例文件，并翻开QuartusII工程。成

14、立新的带有时钟源的Qsys系统请依据下边的步骤来成立一个新的Qsys系统，并设置时钟源：（1）在QuartusII软件中，选择Tools菜单，并点击Qsys。（2）在Qsys，选择File菜单，点击NewSystem。Qsys翻开并显示一个新的空系统。在SystemContents标签，Qsys显示出一个时钟源实例，clk_0。（3）右键点击clk_0并选择Edit，或在clk_0实例上双击即可翻开时钟源的设置。（4）在成立系统时，关掉Clockfrequencyisknown选项，意味着由例化该子系统的高层系统供给时钟频次。（5）点击Finish。（6）保留并命名系统：a在File菜单，点击

15、SaveAs。b输入文件名pattern_generator_system并点击Save。保证输入的系统名无误，因为本指南脚本被配置为使用该名称。加入管道桥（PipelineBridge）建立该系统的元件包含几个Avalon-MM从接口。为了让高层系统经过读和写一个独自从接口来接见所有Avalon-MM从接口，能够在Avalon-MM管道桥Avalon-MMpipelinebridge）后边归并（consolidate）从接口，从该系统中引出一个独自的Avalon-MM从接口。该桥也加入一级流水线（pipelining），能够改良时序性能。依据下边的步骤来加入管道桥：（1）在Component

16、Library标签中，睁开BridgesandAdapters，而后睁开MemoryMapped。此外一种方法是，在查找框中输入bridge，会显示只有桥元件的列表。点击查找框右侧的“x”，即可除去查找滤波条件。（2）点击Avalon-MMPipelineBridge元件并点击Add。也能够双击Avalon-MMPipelineBridge。即可翻开参数编写框。（3）在参数编写框，Addresswidth输入11，即设定了在该系统中映照储存器元件的范围。（4）点击Finish。默认桥加入了系统中，该桥的例假名为mm_bridge_0。（5）设置mm_bridge_0的时钟域为clk_0：在Cl

17、ock列对应mm_bridge_0的clk接口，从下拉列表中选择clk_0。也能够在Connections列设置连结。点击clk_0的clkoutput和mm_bridge_0的clkinput之间的圆点，使圆点填补即可。也能够在mm_bridge_0的clkinput上点击右键，鼠标指向mm_bridge_0.clkConnection，并选择clk_0.clk。（6）用名字slave导出mm_bridge_0s0接口。点击Export列并输入slave。加入定制模式发生器（CustomPatternGenerator）经过配置定制模式发生器能够产生多种测试模式。用模式（样本）数据和模式（样

18、本）长度对元件进行编程。当达到样本结尾时，定制模式发生器循环回样本的第一个元素。该元件产生下边的样本：WalkingonesWalkingzerosLowfrequencyAlternatinglowfrequencyHighfrequencyAlternatinghighfrequencySynchronousPRBS同步PRBS样本是最长的样本，包含256个元素。储存器的宽度规定了walkingones或walkingzeros样本的长度。比如，当测试32位储存器时，walkingones或walkingzeros样本长度即为32个元素。High和lowfrequency样本仅包含2个元素

19、。定制模式发生器包含三个接口，此中两个控制产生的样本。此外一个控拟订制模式产生的方式。办理器接见pattern_access接口（只好写），编程要发送到样本记录器核的定制样本元素。St_pattern_output是流源接口，该接口发送数据到样本记录器核。依据下边的步骤加入定制模式发生器：（1）在ComponentLibrary标签页，在Project下方睁开MemoryTestMicrocores，而且双击CustomPatternGenerator，参数编写窗口出现。（2）接受默认参数设置，点击Finish按钮。（3）在SystemContents标签页，重命名定制模式产生器为custom

20、_pattern_generator：a在Name列，右键单击custom_pattern_generator_，0而且选择Rename。b从名字中去掉_0字符。（4）设置custom_pattern_generator时钟域为clk_0。（5）连结custom_pattern_generatorcsr接口到mm_bridge_0m0接口：在Connections列，点击custom_pattern_generatorcsr接口和mm_bridge_0m0接口之间的圆点，使之填补。也能够，在custom_pattern_generator.csr上点击鼠标右键，在右键菜单中点击custom_p

21、attern_generator.csrConnections，而且选择mm_bridge_0.m0。（6）连结custom_pattern_generatorpattern_access接口到mm_bridge_0m0接口。（7）分派custom_pattern_generatorcsr接口的基地点为0400：a在Base列，在地点0 x00000000上双击鼠标左键。b输入十六进制格式的基地点400。分派该基地点比pattern_access接口的停止地点高，是为了防止与pattern_access接口的地点空间矛盾。（8）保持custom_pattern_generatorpattern

22、_access接口的基地点0000。加入PRBS模式发生器PRBS模式发生器的输出是一个定义为静态（statically-defined）PRBS样本。在参数编写器中，在样本重复以前能够指定样本长度。样本长度定义为2(数据宽度)-1。比如，一个32位的PRBS模式发生器，在发送232=个元素后开始重复该样本。依据开发板上储存器的数据宽度来设置PRBS发生器的宽度。PRBS模式发生器有两个接口。Csr接口控制产生PRBS样本的方式。St_pattern_output流源接口发送数据到样本记录器元件。依据下边的步骤加入PRBS模式发生器：（1）在MemoryTestMicrocores组双击PRB

23、SPatternGenerator，即可出现参数编写器。（2）采纳默认参数设置，点击Finish。（3）重命名为prbs_pattern_generator。（4）设置prbs_pattern_generator时钟域为clk_0。（5）连结prbs_pattern_generatorcsr接口到mm_bridge_0m0接口。（6）分派prbs_pattern_generatorcsr接口的基地点为0 x0420（高于custom_pattern_generatorcsr接口的基地点0 x0400）。加入2-1流复用器（Two-to-OneStreamingMultiplexer）因为系统有

24、两个样根源（patternsources），而且样本记录器（writer）元件只好从一个流源（streamingsource）接收数据，所以需要在模式发生器和模式写入器之间加入一个2-1流复用器。2-1流软件可编程多路复用器IP核同意办理器选择某个样本发送到样本记录器元件。元件拥有下边的接口：两个流输入端：st_input_A和st_input_B。一个流输出端：st_output。一个csr从接口，由办理器控制选择输入A或输入B发送到流输出端。定制模式发生器连结到A输入端；PRBS模式发生器连结到B输入端。依据下边的步骤加入2-1流复用器：（1）在MemoryTestMicrocores组双

25、击Two-to-oneStreamingMux即可出现参数编写窗口。（2）采纳默认参数，点击Finish。（3）重命名为two_to_one_st_mux。（4）设置two_to_one_st_mux的时钟域为clk_0。（5）连结two_to_one_st_muxst_input_A接口到custom_pattern_generatorst_pattern_output接口。（6）连结two_to_one_st_muxst_input_B接口到prbs_pattern_generatorst_pattern_output接口。（7）连结two_to_one_st_muxcsr接口到mm_br

26、idge_0m0接口。（8）用st_data_out导出two_to_one_st_muxst_output接口。（9）分派two_to_one_st_muxcsr接口基地点为0 x0440（高于prbs_pattern_generatorcsr接口的基地点0 x0420）。校验储存器地点映照（MemoryAddressMap）为了保证成立系统的储存器映照与本指南其余部分所使用的储存器映照匹配，需要校验系统中的基地点。点击AddressMap标签，确认表中的进口（entries）与表2-1中的值般配。红色叹息号标记表示地点范围重叠。改正地点映照，保证没有重叠地点，保证映照与本指南般配。连结复位

27、信号（ResetSignals）和插入适配器（Adapters）一定连结所有的复位信号，从而除去Messages标签中的某些错误信息。Qsys运转系统有多个复位域（resetdomains），或许一个复位信号。本设计中，我们连结所有的复位信号到引入的复位信号上，以致于我们能够使用Qsys自动连结特征。为了将所有的复位信号连结在一同，在System菜单，选择CreateGlobalResetNetwork。在Messages标签中剩下的错误信息与模式发生器和多路复用器之间的准备延缓（readylatency）不般配有关。为了除去流源（Source）与接收器（Sink）时序特征之间的不般配，在Sy

28、stem菜单项选择择InsertAvalon-STAdapters，从而Qsys自动插入流时序适配器到适合的数据路径。Qsys显示没有节余的错误或警示信息。假如在Messages标签中还有任何错误信息，回首前面成立系统的过程，保证没有错过任何步骤。能够在SystemContents标签查察复位连结和时序适配器。保留系统，在File菜单项选择择Save。此刻已经为设计（如图图1-1）成立了包含数据模式发生器的一个系统。在整个系统中，2-1流复用器的输出加载定制模式发生器或PRBS模式发生器的模式数据到模式记录器（writer）。从2-1流复用器输出的数据能够达到每个时钟周期一个字的吞吐量。2.2

29、成立数据模式校验器（DataPatternChecker）本节将成立数据模式校验器系统，和数据模式发生器系统近似。系统从SDRAM读回样本，并发送到模式校验器来依据数据模式发生器产生的样本进行校验。样本阅读器(reader)发送数据到1-2流解复用器，从而将数据路由到定制模式校验器或PRBS模式校验器。1-2流解复用器是软件可编程的，办理器能够选择哪一个模式校验器IP核校验样本阅读器读出的数据。定制模式校验器也是软件可编程的，能够配置为与定制模式发生器相般配的同样的样本。成立新的Qsys系统并设置时钟源依据下边的步骤来成立一个新的Qsys系统并设置时钟源：（1）在File菜单，点击NewSys

30、tem，Qsys翻开并显示一个新的空系统。在SystemContents标签，Qsys显示一个时钟源，clk_0。（2）双击该时钟源并编写时钟源设置。（3）在成立新系统时，封闭Clockfrequencyisknown表示调用该模块的高层系统来供给时钟频次。（4）点击Finish。（5）保留模式校验器系统：a.在File菜单，点击SaveAs。b.输入文件名pattern_checker_system并点击Save。加入管道桥（PipelineBridge）依据下边的步骤来加入管道桥归并从接口：（1）在ComponentLibrary标签，睁开BridgesandAdapters，睁开Memo

31、ryMapped。（2）点击Avalon-MMPipelineBridge元件并点击Add，出现参数编写窗口。（3）在参数编写器，输入Addresswidth为11，知足系统中的储存器映照元件宽度。（4）点击（5）设置（6）导出Finish，默认的名称为mm_bridge_0。mm_bridge_0时钟域为clk_0。mm_bridge_0s0接口，名称为slave。加入1-2流解复用器（One-to-TwoStreamingDemultiplexer）1-2流解复用器达成2-1流复用器相反的操作。解复用器拥有一个流输入接口，st_input，从样本阅读器接收数据，两个流输出接口，st_out

32、put_A和st_output_B，连结定制模式发生器和PRBS模式发生器。为了同意办理器对经过元件的数据进行编程，系统还包含一个从接口，csr。依据下边的步骤增添1-2流解复用器：（1）在MemoryTestMicrocores组中双击One-to-twoStreamingDemux，出现参数编写窗口。（2）接受默认参数，点击Finish。（3）在SystemContents标签，重命名为one_to_two_st_demux。（4）设置one_to_two_st_demux时钟域为clk_0。（5）导出one_to_two_st_demuxst_input接口，名称为st_data_in。

33、（6）连结one_to_two_st_demuxcsr接口到mm_bridge_0m0接口。（7）分派one_to_two_st_demuxcsr接口基地点为0 x0400。加入定制模式校验器（CustomPatternC）定制模式校验器达成定制模式发生器的相反操作。拥有一个流输入接口，st_pattern_input，从1-2流解复用器接收数据。一个Avalon-MM从接口，csr，用于办理器控制元件。还有一个储存器映照从接口，pattern_access，用于办理器编程与定制模式发生器元件同样的模式。依据下边的步骤增添定制模式校验器：（1）在MemoryTestMicrocores组双击C

34、ustomPatternChecker，出现参数编写窗口。（2）接收默认参数，点击Finish。（3）重命名为custom_pattern_checker。（4）设置custom_pattern_checker的时钟域为clk_0。（5）连结custom_pattern_checkercsr和pattern_access接口到mm_bridge_0m0接口。（6）连结custom_pattern_checkerst_pattern_input接口到one_to_two_st_demuxst_output_A接口。（7）分派custom_pattern_checkercsr接口基地点为0 x04

35、20。（8）分派custom_pattern_checkerpattern_access接口的基地点为0 x0000。加入PRBS模式校验器PRBS模式校验器达成PRBS模式发生器的相反操作。拥有一个储存器映照从接口，csr，办理器能够接见控制元件。还有一个流输入，st_pattern_input，接收1-2流解复用器数据。依据下边的步骤增添PRBS模式校验器：（1）在MemoryTestMicrocores组双击PRBSPatternChecker，出现参数编写窗口。（2）接收默认设置，点击Finish。（3）重命名为prbs_pattern_checker。（4）设置prbs_patter

36、n_checker的时钟域为clk_0。（5）连结prbs_pattern_checkercsr接口到mm_bridge_0m0接口。（6）连结prbs_pattern_checkerst_pattern_input接口到one_to_two_st_demuxst_output_B接口。（7）分派prbs_pattern_checkercsr接口基地点为0 x0440。校验储存器地点映照（MemoryAddressMap）为了保证所成立系统的储存器映照与本指南其余部分的储存器映照相般配，需要校验系统中的基地点。点击AddressMap标签，确认表中内容与表2-2一致。连结复位信号一定连结所有的

37、复位信号。在System菜单，选择CreateGlobalResetNetwork将所有复位信号连结在一同。Qsys显示没有错误或警示信息。假如在Messages标签中还有其余错误信息，检查成立系统的过程，保证没有错过任何步骤。在SystemContents标签中能够查察复位连结实时序适配器。保留系统。此刻已经成立了考证从储存器读回数据的系统。顶层系统经过流接口发送来自于模式阅读器元件的数据。数据进入1-2流解复用器，路由到定制模式校验器或PRBS模式校验器。用于储存器测试的下一级子系统已经达成了。下边进入第三章，装置层级系统，在层级系统设计中使用这些系统模块。Ch3.装置层级系统（AssemblingHierarchicalSystems）本指南描绘了在Qsys中层级系统的设计。经过将大的系统分解成小的子系统，层级系统可用成立充分使用的模块化系统元件，也能够很简单的形成大系统。本指南使用第二章成立的Qsys系统（或设计文件达成的系统版本）作为存储器测试器系统中的层级子系统，而后在顶层系统中例示储存器测试器系统。在顶层系统中也包含一个办理器系统和一个SDRAM控制器。图3-1所示为顶层系统中的高层接