哈工大计算机原理模拟试题解答

1、7. 断电后，下列有关半导体存储器的说法中，是正确计算机系统概述 (计算机原理)的ARAM的数据不会消失BROM的数据不会消失；CEPROM的数据会消失；DEEPROM的数据会消失8. 计算机系统中的存储系统是指ARAM存储器；一、选择题1. ENIAC所用的主要元件是A. 集成电路；B. 晶体管；C. 电子管，BROM存储器；D. 以上各答案都不对。C主存；2. 电子计算机问世至今，新型机器不断推陈出新，不管怎么更新，依然保有“存储程序”的概念，最早提出这种极念的是D主存和辅存。9. 冯诺伊曼机工作方式的基本特点是A多指令流单数据流；B按地址访问并顺序执行指令；C堆栈操作；A. 巴贝奇(Ch

2、arles Babage)B. 冯诺伊曼(John von Neumann)C. 帕斯卡(Blaise Pascal)D. 贝尔(Bell)D存储器按内容选择地址。10. 下列属于应用软件3. 个人计算机(Pc)是属于A大型计算机A操作系统；B小型机；B编译程序；C连接程序；D文本处理。C微型计算机；D超级计算机。4. 下列描述中是正确的。A控制器能理解、解释并执行所有的指令及存储结果；11. 48计算机只懂机器语言，而人类熟悉高级语言，故人机通信必须借助。,A编译程序；B编辑程序；C连接程序；D载入程序。12. 计算机曲算逻单元和控制单元合称为AALU；B一台计算机包括输入、输出、控制、存储

3、及算逻运算五个单元C所有的数据运算都在 CPU的控制器中完成D以上答案都正确5. 电子计算机的算术逻辑单元、控制单元及存储器合称为ACPUBALUC主机；DUPDUPCCPU；6. 电子计算机主存内的 ROM是指A不能改变其内的数据；B只能读出数据，不能写入数据；C通常用来存储系统程序；D以上都是。DCAD。13. 下列语句中是正确的cA1KB10241024BytesB1KB1024MBC1MB10241024Bytes二、填空题1.2. CPU。3. 4. CPU 才能执行其中的指令。5.6.三、问答题1. 画出计算机硬件基本组成框图，结合解题过程说明每功能部件的作用及它们之间的信息流向。

4、系统总线A. 只能分时向总线发送数据，并只能分时从总线接一、选择题收数据B. 只能分时向总线发送数据，但可同时从总线接收1. 总线中地址线的作用是。A用于选择存储器单元；数据C. 可同时向总线发送数据，并同时从总线接收数据B用于选择进行信息传输的设备；D. 可同时向总线发送数据，但只能分时从总线接收C用于指定存储器单元和 I/O设备接口电路的选择地数据址5. 所谓三总线结构的计算机是指。A地址线、数据线和控制线三组传输线。BI/O总线、内存总线和DMA总线三组传输线CI/O总线、内存总线和系统总线三组传输线。2. 在三种集中式总线控制中，方式响应时间最快。A链式查询，B计数器定时查询；C独立请

5、求。3. 在三种集中式总线按制中独立清求方式响应时间最快，6. .在总线上，同一时刻()是以为代价的。A. 只能有一个主设备控制总线传输操作B. 只能有一个从设备控制总线传输操作A增加处理机的开销；B增加控制线数；C. 只能有一个主设备和一个从设备控制总线传输操C增加处理机的开销和增加控制线数。4. 挂接在总线上的多个部件（ 作D. 可以有多个主设备控制总线传输操作二、填空题1.2.3.I/O设备之间的信息可以由设备到设备直接传送，而在（内总线）结构的计算机中，却不能直接进行设备到设备的传送。4. 根据总线控制部件所处位置不同，总线的控制方式可分为如下两种：总线控制逻辑基本集中在一起的，称为（

6、集中式）总线控制；总线控制逻辑分散在总线上各部件的，称为制，前者是（5. 链式查询 ）对电路的故障最敏感。）通讯，后者是（）通讯。三、问答题1. 什么是总线?如何分类?2. 以比较集中式总线控制的几种方式。常见的集中式总线控制有三种：链式查询、计数器定时查询、独立请求。特点：链式查询方式连线简单，易于扩充，对电路故障最敏感；计数器定时查询方式优先级设置较灵活，对故障不敏感，连线及控制过程较复杂；独立请求方式速度最快，但硬件器件用量大，连线多，成本较高。3. 在单机系统中，有几种总线结构?各有何特点?在单机系统中，有三种总线结构：单总线、双总线和三总线。单总线结构，它用一组总线连接整个计算机系统

7、的各大功能部件，允许 I/O 之间或 I/O 与内存之间直接交换信息。但总线负担重，大多为小型机和微型机采用。双总线结构，共有两条总线，一条内存总线，用于 CPU、内存和通道之间进行数据传送；另一条I/O 总线，用于各 I/O 与通道之间或 I/O 之间直接交换信息。这种结构中由于 CPU 将一部分功能下放给通道，由通道对 I/O设备统一管理，并实现外围设备与内存之间的数据传送，故系统的吞吐能力大，大多由于大、中型计算机。三总线结构，共有三条总线：内存总线用来在CPU I/O 总线供CPU和 I/O DMA总线用于内存和高速 I/O 之间直接交换信息。通常在这种系统中，任一时刻只使用一种总线，

8、内存总线和 DMA 总线不能同时对内存存取，I/O 总线只有当执行 I/O指令时才会用到。此外，设备到设备之间不能直接传送信息，工作效率较低。存储器一、选择题1. 存储器是计算机系统的记亿设备，它主要用来A存放程序；D. 栈底单元地址4. 高速缓冲存储器 Cache 一般采取（ A. 随机存取方式B存放微程序；C存放数据和指令。B. 顺序存取方式C. 半顺序存取方式D. 只读不写方式2. 存储单元是指。A存放一个字节的所有存储元集合；B存放一个机器字的所在存储元集合；C存放一个二进制信息位的存储元集合。5. 若存储周期 250ns，每次读出 16 位，则该存储器的数据传送率为（ A. 4106

9、 /秒3. 堆栈指针 SP 的内容是（ A. 栈顶单元内容B. 4M /秒C. 8106 /秒D. 8M 字节/秒B. 栈顶单元地址C. 栈底单元内容6. 半导体静态存储器 SRAM的存储原理是（ A. 依靠双稳态电路B地址线为 32根，数据线为16根C地址线为 15根，数据线为 16根13. 通常计算机的内存储器可采用ARAM和 ROM；B. 依靠定时刷新C. 依靠读后再生D. 信息不再变化BROM；7. 存储字是指。CRAM。A存放在一个存储单元中的二进制代码组合B存放在一个存储单元中的二进制代码个数C存储单元的集合。14. 下述说法中是正确的。A RAMB半导体 RAM是易失性 RAM，

10、而静态 RAM中的存储信8. 存储字长是指。息是不易失的；A存放在一个存储单元中的二进制代码组合C半导体 RAM是易失性 RAM，而静态 RAM只有在电源B存放在一个存储单元中的二进制代码个数C存储单元的个数。不掉时，所存信息是不易失的。15. 主存和 CPU之间增加高速缓冲存储器的目的是A解决 CPU和主存之间的速度匹配问题；B扩大主存容量；9. 存储周期是指。A存储器的写入时间；B存储器进行连续写操作允许的最短时间间隔；C既扩大主存容量，又提高了存取速度。C16. 常用的虚拟存储器寻址系统由A主存外存；两级存储器组成。10. 和外存储器相比，内存的特点是A容量小，速度快，成本高；。BCac

11、he主存；B容量小，速度快，成本低；C容量大，速度快，成本高。CCache外存。17. 15.在下列 Cache替换算法中，一般说来哪一种比较好11. 一个 16K32()A48A. 随机法B46B. 先进先出法C. 后进先出法D. 近期最少使用法C3612. 某存储器容量为 32K16位，则A地址线为 16根，数据线为32根二、填空题1.（cache提高速度、扩大容量2. 半导体静态 RAM，靠（触发器）存储信息、半导体动态 RAM靠（栅极电容）存储信息。3. 动态半导体存储器的刷新一般有（集中刷新）和（分散刷新 4. 半导体 RAM进行读写操作时，必须先接受（地址）信号，再接受（片选）和（

12、读/写）信号。5. 欲组成一个 32K8位的存储器，当分别选用1K4位，16K1位，2K8位的三种不同规格的存储芯片时，各需（64（1616）片。6. CPUCPU）交换信息。三、问答题输入输出系统/p-655569664.html一、选择题1.在7. I/O 编址方式通常可分统一编址和不统一编址，。编址，因此可以不使用 I/O 指令。A单总线；A. 统一编址就是格 I/O 地址看作是存储器地址的一部分，可用专门的 I/O 指令对设备进行访问；B双总线；B. 不统一编址是指 I/O 地址和存储器地址是分开的对 I/O 访问必须有专门和 I/O 指令。C三总线，C. 统一编址是指 I/O 地址和

13、存储器地址是分开的，可用访存指令实现 cPU 对设备的访问。D以上三种总线2. 主机与设备传送数据时采用8. 某些计算机的中断分为不可屏蔽中断和可屏蔽中断AcPu 对不可屏蔽中断必须响应；BcPu 对可屏蔽午断必须响应；工作的。A程序查询方式；B中断方式；CDMA 方式。C两种中断优先级别致。9. 某计算机的 I/O 设备采用异步串行传送方式传送字符信息，字符信息的格式为：一位起始位、七位数据位、 480 个字符，那么该 I/O 设备的数据传送速率应为_bps(位/秒)。3. 下述种情况会提出中断请求AB一次 I/O 操作结束；C两数相加结果溢出；D上述各项；A12KB48K；C96K。E上述

14、 B、C 两项4. 中断向量地址是A子程序入口地址；B中断服务程序入口地址；。10. 以串行接口对 ASCII 9600 字符/秒C中断服务程序入口地址的地址。A9605. 在中断响应用期，置“0”允许中断触发器是由完B1371成的。C480。A硬件自动；11. I/OACPU 与设备串行工作，传送与主程序串行工作；BCPU 与设备并行工作传送与主程序串行工作；CCPU 与设备并行工作，传送与主程序并行工作。12. I/O 与主主机交换信息的方式中，DMA 方式的特点是ACPU 与设备串行工作，传送与主程序中行工作，BCPU 与设备并行工作，传送与主程序串行工作，B程序员在编制中断服务程序时设

15、置的C关中断指令。6. 采用 DMA 的时间。A一个指令周期；B一个机器周期；C一个存储周期。CCPU与设备并行工作，传送与主程序并行工作。13. 下列叙述中是正确的。不同14. CRT图形显示器的分辨率表示(A. 一个图像点(像素)的物理尺寸)A程序中断方式和 DMA方式中实现数据传送都需中断请求；B. 显示器一行能显示的最大图像点数与一列能显示的最大图像点数B程序中断方式中有中断请求，DMA 方式中没有中断请求；C. 显示器屏幕可视区域的大小D. 显示器能显示的字符个数C程序中断方式和 DMA方式中都有中断请求，但目的二、填空题1. I/O）和（）两大类，前者需有独立的I/O指令，后者可通

16、过（） 指令和设备交换信息。2. I/O和 CPU之间不论是采用中行传送还是并行传送，它们之间的联络方式(定时方式)可分为（立即响应、异步定时、同步定时）三种。3. 程序查询DMA）方式和（程序中断）方式主机与设备是并行工作的，且（DMA）方式主程序与信息传送是并行进行的。4.CPU在（(在开中断情况下)）时刻去采样DMA的总线请求信号。5. I/O DMA程序）体现CPU与设备是串行工作的。6. CPUDMA方式）和（通道方式）四种。7. 如果 CPUCPU点，CPU需将（程序计数器）内容存至（存储器或堆笺）中。中断处理结束后，为了正确返回主程序运行，并且允许接8. CPU响应中断时要保护现

17、场，包括（PC内容）和（寄存器内容）的保护，前者通过（硬件自动或中断隐指令）实现，后者可通过（软件编程）实现。9. 10. 为了反映外围设备的工作状态，在 I/O触发器）和（中断屏蔽触发器）11. 在以 DMA方式传送数据过程中，也向 CPU提出中断请求，其目的是（使 CPU破坏（ CS IP寄存器）的内容，因此旦数据传送完毕，CPU不必（D12. 若采用硬件向量法形成中断服务程序的入口地址，则CPU地址送至 PC）操作。13. 日前常采用一个 DMA控制器控制多个 I/O输率很高以至接近内存存取速度的设备。14. 在 DMA方式中、CPU和 DMA控制器通常采用三种方法来分时使用内存，它们是

18、（ 访问主存周期挪用）和（ 和 交替访问主存三、问答题计算机的运算方法一、选择题1. 设寄存器位数为 8 位，机器数采用补码形式(含一位符号位)。对应于十进制数一 ，寄器内容为。A27HA2 （12 ） B2 （12 ） C2B9DHD2CE5H。E2 22. 对真值 0 的表示形式唯一的机器数是A原码；F2 27. X 1.0000，它代表的真值是_。补B补码和移码C补码；A0B1C1D反码。3. 设机器数字长 8 位含 1 )移一位得_，算术右移一位得_。AF4H，EDH；8. x 整数，当x 1,1111 时，对应的真值是_。反A25B1C0BB4H、6DH；CF4H，9DH；DB5H，

19、EDH9. x 11.000000它代表的真值是_。补4. 某机字长 8 位，采用补码形式（其中 1 A3则机器数所能表示的范围是B1A127127；B128128C128127C6410. (24.6) _）八十A36.755. 用 n+1 位字长表示定点数(其中1 位为符号位)表示的整数范围是 _A_，它所能表示的小数范围是_D_B10.5C40.5D20.75A0|N|2 1nB0|N|2 111. 补码 10110110 代表的是十进制负数_C0|N|1-2D0|N|1-2A-74B-54C-68D-486. 32 1 7 1位，尾数23 _，最小负数为_，最小的绝对值为_；若机器数采

20、用补码表示，且尾数为规格化形式，则对应的最大正数为_，最小负数为12. 设寄存器内容为 10000000，若它等于-127，则为_。A原码；C. 将被加数的阶码调整到与加数的阶码相同D. 将加数的阶码调整到与被加数的阶码相同14. 原码乘法是（ B补码；B反码；D移码。A、先取操作数绝对值相乘，符号位单独处理B、用原码表示操作数，然后直接相乘13. 浮点加减中的对阶是（ A. 将较小的一个阶码调整到与较大的一个阶码相同B. 将较大的一个阶码调整到与较小的一个阶码相同C、被乘数用原码表示，乘数取绝对值，然后相乘D、乘数用原码表示，被乘数取绝对值，然后相乘二、填空题1. 浮点运算器由_阶码运算器_

21、和_尾数运算器_组成，它们都是_定点_运算器。 _阶码运算器_只要求能执行_加、减法_运算，而_尾数运算_加、减、乘、除运算。2. 16进位链是传递进位的逻辑电路_ 。3. 17先行进位是指高位进位和低位进位同时产生的进位。4. 18单重分组跳跃进位链是将 n 位全加器分成若干小组，小组内的进位同时产生，小组与小组之间采用串行进位，这种进位又有组内并行、组间串行之称。_5. 19双重分组跳跃进位链是 _将 n 位全加器分若干大组，大组中又包含若干小组。每个大组中小组的最高位进位同时产生。大组与大组之间采用串行进位。_6. ALU属于 算数逻辑单元_，欲获得运算结果，必须在ALu的输出端设置_。

22、7. 运算器内通常都设有反映_程序运行_状态寄存器，利用该寄存器的内容可以提供 _判断条件_转移_8. 74181可进行_16 种算术运算功能和 16种逻辑_运算，74182_先行进位_组与组_之间的行进位一个具有全先行进位的 32位 ALU_8_片 74181和_2_片74182。9. 运算器由许多部件组成，除寄存器外，其核心部分是_算术与逻辑运算单元_ALU_三、问答题1. 己知十进制数 X41Y101 8位含 1)XY 和X-Y Z()、补 补V(溢出标志和 C(进位标志)。2. 已知二进制数 X0.1100，0.1001，按原码一位乘法和Booth算法计算 XY，要求列出详细过程，机器

23、数形式自定。3. 已知 x=0011y=-0101，试用原码一位乘法求xy=?请给出规范的运算步骤，求出乘积。4. 影响加减运算速度的关键问题是什么?可采取哪些改进措施？举例说明。5. 什么是进位链 7什么是先行进位?你知道有几种先行进位?简要说明。控制单元 CPU一、选择题1. 控制器的功能是_。A. 产生时序信号；B. 从主存取出指令并完成指令操作码译码；C. 从主存取出指令、分析指令并产生有关的操作控A. 计算机的速度完全取决于主额；B. 计算机的速度不完全取决于主频；制信号2. 指令周期是_。C. 计算机的速度与主频、机器周期内平均含主振周A. CPU执行一条指令的时间，B. 则从主存

24、取出一条指令的时间；期数及机器的平均指令执行速度有关。10. 微程序控制器中，机器指令与微指令的关系是_。A. 每一条机器指令由一条微指令来执行；C. CPU 从主存取出一条指令加上执行这条指令的时间B. 每一条机器指令由一段用微指令编成的微程序来3. 同步控制是_。解释执行；A. 只适用于 CPU控制的方式，B. 由统一时序信号控制的方式；C. 所有指令执行时间都相同的方式C. 一段机器指令组成的程序可由一个微程序来执行11. _。A. 直接控制方式和编码控制方式不影响微指令的长4. 假设寄存器 R中的数值为 200，主存地址为 200和 300的地址单元中存效的内容分别是 300和400，

25、则什么方度；式下访问到的操作数为 200(A. 直接寻址 200)B. 直接控制方式的微指令字长比编码控制方式的微指令字太短；C. 编码控制方式的微指令字长比直接控制方式的微B. 寄存器间接寻址(R)C. 存储器间接寻址(200)D. 寄存器寻址 R指令字太短。12. 和编码控制两种，在做操作命令个数相同的前提下_。5. 单地址指令()A. 两种控制方式的微指令位数样；A. 只能对单操作数进行加工处理B. 只能对双操作数进行加工处理C. 无处理双操作数的功能B. 隐式编码的微指令位数多于显式编码的微指令位数；C. 直接控制方式的微指令位数最长。13. 中断标志触发器用于_。A. 向 CPU发中

26、断请求，B. 指示正有中断在进行；C. 开放或关闭中断系统。14. 允许中断触发器用于_。A. 向 CPU发中断请求；B. 指示正有中断在进行；C. 开放或关闭中断系统。15. CPU响应中断的时间是_。A. 一条指令结束；D. 既能对单操作数进行加工处理，也能在隐含约定另一操作数(或地址)时，对双操作数进行运算6. 微地址是指微指令(A. 在主存的存储位置B. 在堆栈的存储位置C. 在磁盘的存储位置)D. 在控制存储器的存储位置7. 异步控制常用于_。A. CPU访问外围设备时；B. 微程序控制器中；C. 微型机的 CPU控制中。8. 下列说法中_是正确的A. 指令周期等于机器周期；B. 指令周期大于机器周期；C. 指令周期是机器周期的两倍9. 下列说法中_是错误的。B. 外设提出中断；C. 取指周期结束。16. CPU响应中断的时间是A. 一条指令结束；B. 外设提出中断；C. 取指周期结束。C. 指令字长。17. 向量中断是_。A. 外设提