计算机组成实验-实验四

1、淮海工学院计算机科学系实验报告书课程名：计算机组成与系统结构 题 目： 实验三 储存器、总线实验 班 级： 学 号： 姓 名 评语：评语：成绩： 指导教师： 批阅时间： 年 月 日 计算机组成原理 实验报告 - PAGE 10 -一.实验目的1. 掌握静态随机存储器RAM工作特性。2. 掌握静态随机存储器RAM的数据读写方法。3. 理解总线的概念及其特性。4. 掌握总线传输控制特性。二.实验设备ZYE1601B计算机组成原理教学实验箱一台，排线若干。三.实验原理存储器实验原理实验所用的半导体静态存储器电路原理如图1-6所示，实验中的静态存储器由一片6116（2KX8）构成，其数据线接至数据总线

2、，地址由地址锁存器（74LS273）给出。地址灯LI01LI08与地址总线相连，显示地址内容。INPUT单元的数据开关经一三态门（74LS245）连至数据总线，分时给出地址和数据。图1-6 存储器实验原理图地址总线为8位，接入6116的地址A7A0，将6116的高三位A8A10接地，所以其实际容量为256字节。6116有三个控制线：CE（片选线）、OE（读线）、WE（写线）。本实验中将OE常接地，在此情况，当CE=0、WE=0时进行写操作，CE=0、WE=1时进行读操作，其写时间与T3脉冲宽度一致。实验时，将T3脉冲接至实验板上时序电路模块的TS3相应插针中，其它电平控制信号由“SWITCH”

3、单元的二进制开关给出，其中SW_G为低电平有效，LDAR为高电平有效。总线控制原理总线是多个系统部件之间进行数据传送的公共通路，是构成计算机系统的骨架。借助总线连接，计算机在系统各部件之间实现传送地址、数据和控制信息的操作。因此，所谓总线就是指能为多个功能部件服务的一组公用信息线。图1-8 总线示意图总线传输实验框图如图1-8所示，它将几种不同的设备挂至总线上，有存储器、输入设备、输出设备、寄存器。这些设备都需要有三态输出控制，按照传输要求恰当有序的控制它们，就可实现总线信息传输。 四.实验步骤存储器实验步骤1. 形成时钟脉冲信号T3，具体接线方法和操作步骤如下： 将时序电路模块中的CLOCK

4、和CK排针相连，TS3和T3相连。 在时序电路模块（SIGNAL UNIT）中有两个二进制开关“SP03”和“SP04”，将“SP03”开关设置为“RUN”状态、“SP04”开关设置为“RUN”状态时，只要按动微动开关START，则T3的输出为连续的方波信号。当“SP03”开关设置为“STEP”状态、“SP04”开关设置为“RUN”状态时，每按动一次微动开关START，则T3输出一个单脉冲，其脉冲宽度与连续方式相同。2. 按图1-7连接实验线路，仔细查线无误后接通电源。图1-7 存储器实验接线图3. 给存储器的00、01、02、03、04地址单元中分别写入数据11、22、33、44、55，具体

5、操作步骤如下：（以向00号单元写入11为例）依次读出第00、01、02、03、04号单元中的内容，观察上述各单元中的内容是否与前面写入的一致。具体操作步骤如下：（以从00号单元读出11数据为例）总线控制步骤1. 根据挂在总线上的几个基本部件，设计一个简单的流程：输入设备将一个数打入地址寄存器。输入设备将另一个数写入到当前地址的存储器中。将当前地址的存储器中的数用LED数码管显示。2. 按照图1-9实验接线图进行连线，仔细检查无误后，接通电源。 LDAR ADDR SW_G INPUT CE WE A0A7D0D7MEMLDAR SW_G CE WE 299_G PC_G LED_G WE OU

6、TPUTD0D7SWITCHDBABDB图1-9 总线实验接线图3. 具体操作步骤图示如下：初始状态应设为：关闭所有三态门（SW_G=l，CE=l，LED_G=1），其他控制信号为LDAR=0， WE（RAM）=l，WE（LED）=l。然后按下面的步骤实验（注意执行时的先后顺序）。五.测试数据与实验结果存储器实验截图图2-1向00号单元写入11(其他的写入截图略)图2-2 读出第00号单元中的内容11图2-3 读出第01号单元中的内容22图2-4 读出第02号单元中的内容33图2-5 读出第03号单元中的内容44图2-6 读出第04号单元中的内容55总线控制试验截图图2-7图2-8六.结果分析

7、与实验体会吸取了头两次实验的教训，这次实验的一开始我和搭档就非常认真的阅读实验指导书，在仔细熟悉每一步的实验步骤后，我们才开始小心的连线。并且进行两次的检查。所以，这次的实验做的非常顺利。 通过这次实验，我巩固了一下知识：一般计算机系统使用的随机存取内存(RAM)可分动态与静态随机存取内存(SRAM)两种，差异在于DRAM需要由存储器控制电路按一定周期对存储器刷新，才能维系数据保存，SRAM的数据则不需要刷新过程，在上电期间，数据不会丢失。 SRAM存储电路以双稳态触发器为基础，其一位存储单元类似于D锁存器。数据一经写入只要不关掉电源，则将已知保持有效。而DRAM存储电路以电容为基础，靠芯片内

8、部电容电荷的有无来表示信息，为防止由于电容漏电所引起的信息丢失，就需要在一定的时间间隔内对电容进行充电，这种充电的过程称为DRAM的刷新。总线（Bus）是 HYPERLINK /view/3314.htm t _blank 计算机各种功能部件之间传送信息的公共通信干线，它是由导线组成的传输线束， 按照计算机所传输的信息种类，计算机的总线可以划分为数据总线、 HYPERLINK /view/494802.htm t _blank 地址总线和控制总线，分别用来传输数据、数据地址和控制信号。总线是一种内部结构，它是cpu、 HYPERLINK /view/1082.htm t _blank 内存、输入、 HYPERLINK /view/632676.htm t _blank 输出设备传递信息的公用通道， HYPERLINK /view/23880.htm t _blank 主机的各个部件通过总线相连接， HYPERLINK /view/206732.htm t _blank 外部设备通过相应的接口电路再与总线相连接，从而形成了 H