湘潭大学07级计算机组成原理试卷A1

1、说明： 本试卷将作为样卷直接制版胶印，请命题教师在试题之间留足答题空间。（A卷）1 姓名一下列各题中，每题有 4 个选项，请基于课程内容将最适合的选项的代号（、C 或D）填于题干的括号内设某计算机的浮点数的阶和尾数均用含一个符号位的补码表示，若参与运算的两个数的十进装则要正确表示这两个浮点数，其2. 设某计算机的浮点数的阶和尾数均用含一个符号位的7 X = （- 15/ 64）2 ，则其正确的浮点规格化表示应当是（ A . 10000111 0001000D. 11000101 11110003. 根据“总线仲裁机构”设置情况的不同，可将“总线判优控制”划分为（D D.“集中式控制”和“分布式

2、总线控制”C. 异步性、实时性和设备无关性5.在以下陈述中，不包含在 CPU响应“可屏蔽中断”的“必要条件”中的是（D D. 使用“向量更换技术”处理中断（第 1 页 共 5 页）说明： 本试卷将作为样卷直接制版胶印，请命题教师在试题之间留足答题空间。7. 在“运算器”实验的“自动”方式下，如果在“送指令”的过程中“指令寄存器” IR（设其输出已接到 LED上）和 SA所接 LED况的原因最大的可能是（ B D. 控制电路中有逻辑错误8. 在“运算器”实验中，“手动”方式已通过。但在“自动”方式下，“连续”状态下的几条指令的执行都正确，而“单指令”状态则指令执行不正确，最可能的原因是（ A D

3、. 控制电路中有逻辑错误9. 在“运算器”实验中，“手动”方式已通过。但在“自动”方式下，只能执行“加”指令，其他指令的执行都不正确，最可能的原因是（B . “停机”信号的逻辑关系错.Load IR信号的逻辑关系错D. 操作上出现了失误. “手动”方式的控制端连线未拆除10. 在“运算器”实验中，“手动”方式已通过。但在“自动”方式下，所有指令都不能执行。观测发现，此时实验台上的m1 m8 都没有显示。若将接到m1 m4 的部分连线拆除，m1 m8 恢复正常。出现这种情况的原因最大的可能是（ B . “手动”方式的控制端连线未拆除C. 操作上出现了失误二、填空题（每空 1 分， 共计 10 分

4、）可辨。否则，将视为答错。1. 若某机器的浮点数的阶用 7 位二进制移码表示，阶含一位符号位，则该机浮点数的阶以2. 若某机器的浮点数的尾数（数符不含于其中）用8 位二进制补码表示，则该机规格化浮点数3. 数字 5 的 ASCII 码为（5 分，共 20 分）视为答错。1. 试给出DRAM与 SRAM （第 2 页 共 5 页）说明： 本试卷将作为样卷直接制版胶印，请命题教师在试题之间留足答题空间。4. 试说明加法运算指令中当一个操作数为“变址寻址”时该操作数的 CPU 获取过程（假定地址运算在 ALU 四、计算题（每小题 10 分，共 20 分）与运算数据和结果数据的规范表示。1. 设 X

5、=- 15/64） 2 ，Y =（42/64）2。求 X +Y 的浮点运算结果。72. 设 X = - 0. 1011， Y=0. 0111。用原码/（第 3 页 共 5 页）说明： 本试卷将作为样卷直接制版胶印，请命题教师在试题之间留足答题空间。五、综合题（每小题 10 分，共 30 分）1. 某 16 位机器所使用的指令格式与寻址方式如下图所示。该机的存储单元有效地址的长度为 20 位。机器有4个 20 4个 16 16个 16 位的通用寄存器。三种指令的汇编格式描述分别为（第一操作数为目的操作数）：指令汇编格式中的SDM 是主存中的一个单元。1587430OP1510 987430OP1

6、587430请基于课程内容回答以下问题：”型指令的是（3）若指令的操作码分别为 STA= 2A H、MOV = 1C H、LDA= 3B H，下述两条用十六进制形式表示的指令各代表什么操作？3456H（第 4 页 共 5 页）说明： 本试卷将作为样卷直接制版胶印，请命题教师在试题之间留足答题空间。2. 在某机器中，CPU的地址总线为 A A D D CPU访存相关的控制070信号为 MREQ#R/W#/该机的主存包含 ROM 和 RAM，ROM 区的地址低于 RAM 区的地址。ROM 容量为 16KB（1 ROM 芯片仅有“片选”CS#（低电平有效）控制端。要求用 4K4的 SRAM芯片组成一个 16KB 的 RAM 区。设 SRAM 芯片有“片选”CS#（低电平有效）和“读/该信号为低电平）控制端。请基于课程内容回答以下问题：（2（3）画出译码电路的逻辑图。3. 设某机器有4 个“可屏蔽中断”源，分别记作、D；机器允许多重中断。若初始的“中断屏蔽字”使“中断优先级”为 D。出于某种需要，要求“中断优