计算机组成原理试卷习题练习习题含答案

1、课程名称：计算机组成原理学分：3.5试卷编号（G）APCBMARCPSW专业：计算机科学与技术课程编号：1311082考试方式：闭卷考试时间：100分钟拟卷人(签字)：拟卷日期：2011-05-29审察人(签字)：提示：答案一律在答题纸上书写！一、选择题：（每题1分，共20分）已知Cache的容量为16KB，内存的容量为1MB，每块16B，则在直接映像方式下一个Cache块能够与个内存块对应。A.1B.32C.128D.64以下_是正确的。为了充分利用储藏器空间，指令的长度平时可取字节的整数倍一地址指令是固定长度的指令单字长指令会降低取指令的速度3.冯诺依曼结构的计算机由以下组成部分_。A控制

2、器和储藏器B运算器和控制器C运算器、控制器和主存D.CPU、主存和I/O以下说法中_不正确的。A指令周期等于机器周期整数倍B指令周期大于机器周期C指令周期是机器周期的两倍在CPU的存放器中，_对用户是完满透明的。已知100H：MOVA，#30（双字节指令，100H为该指令的首地址）在取指令操作此后，PC的值是_.A.0FFHB.101HC.102H7.磁盘的转速为3600转/分，则平均等待时间是秒。A1/60B.1/120C.60D.1208.在对W存放器的实验中，将数据11H储藏到W存放器，则要求WEN为。A.1B.09.以下表达中是正确的A控制器产生的全部控制信号称为微命令B组合逻辑控制器

3、比微程序控制器更加灵便C微办理器的程序称微程序在浮点加减运算中，结果的溢出判断方法是_。A.尾数运算可否产生溢出B.阶码运算可否产生溢出C.尾数最后一位舍去11.CPU响应中断的时间是_。A一条指令执行结束B外设提出中断C取指周期结束12.在总线的独立央求方式下，若N个设备，则。A.有一个总线央求信号和一个总线响应信号B.有N个总线央求信号和N个总线响应信号A.256B.128C.64D.32C.有一个总线央求信号和N个总线响应信号20.。13.系统总线中的数据线、地址线和控制线是依照来划分的。A.1B.0A.总线所处的地址B.总线的传输方向二、简答题（每题5分，共30分）C.总线传输的内容1

4、.为什么需设置总线判优控制。常有的总线控制方式有哪些？和主存对照，辅存的特点是答：当有多个设备同时央求使用总线时，必定有总线控制器判断，确定A.容量大，速度快，成本低B.容量小，速度慢，成本低C.容量大，优先级别高的设备优先使用总线，否则会引起总线争用而出现数据传输速度慢，成本低错误。15.组合逻辑控制器是由_组成的。常有的集中式总线控制方式有：链式、准时计数式以及独立央求方式。A.硬件电路B.RAMC.微程序2.什么是存取周期和存取时间，并加以差异。某一RAM芯片，其容量为64K16位（行列地址不复用），除电源和接地端外，存取周期是指两次相邻的储藏器存取操作的时间间隔。存取时间是指对存该芯片

5、引出线最少许目是储器从发出读写指令开始到存取相应的数据的时间。存取周期大于存取时A.33B.34C.32间。17.设【x】补=1.0000000，则【x】原=。3.比较程序盘问方式和程序中断方式。A.-1B.无值C.-128D.-127程序盘问方式都是由CPU执行盘问指令，CPU的占有率100%；18.某8位微型计算机地址码为20位，使用8K*4b的RAM芯片组成最大空间的储藏中断方式中，中断设备与CPU能够并行工作，只有当需要CPU为其服务器，则需要时CPU才会执行中断服务程序。效率高于前者。个RAM芯片。4.比较计算机组成和计算机系统结构。A.256B.128C.64D.32计算机组成研究

6、的是计算机的内手下性，包括计算机的组成、计算机的数19.上题中，需要根片选信号线。据流以及工作的基根源理。计算机系统结构研究计算机的为外面特点，汇编语言程序员或编译程序员所看到的计算机的属性，包括指令系统、数据表示等什么是指令周期？从一条指令的取到执行所需的时间，包括取指周期、间址周期、执行周期和中断周期简述定点数加减运算判断溢出的方法。答：主要有三种：（1）同符号数相加，结果为相反数；（2）最高数值位的进位、符号位的进位进行异或运算，结果为0，没有溢出；反之，有溢出。三、综合题（每题10分，共50分）1.某磁盘储藏器共有5个记录面，每毫米5道，最小磁道直径为100mm,共有解：x=0.101

7、1,y=0.1101部分积乘数说明0.00001101+0.1011因y4=1,故+x0.1011右移1位0.01011110+0.0000因y3=1,故+x0.0101右移1位200道，每道记录信息为10000B,转速为3600转/分，问：对阶X=11,101;11.10110（1）磁Y=11,111;00.01011盘-Y=11,111;11.10101X=11,111;11.11011尾数-Y=11,111;11.10101存11.11011加+11.1010111.10000储规格X+（-Y）=11,111;11.1000化左规：X+（-Y）=11,101;11.1000器即x-y=2

8、-011(1.0000)（实质为：x-y=2-011(-1)，但上述也算正确）的储藏容量是多少？2）最大位密度是多少？3）磁盘数据传输率是多少？2）10000*8/(3.14*100)10000*3600/60设x=-0.1011，y=0.1101，用原码一位乘求xy=？3.某机指令字长16位，每个操作数的地址码为5位。指令分为零地址码、一地址码和二地址码三种格式。若二地址码指令有a种，零地址有b种，如操作码长度固定，则一地址码最多有几种？若操作码长度可变，则一地址码最多赞同有几种？设一地址码x种。0.00101111专业：计算机科学与课程名称：计算机组成学分：试卷编号C存放一个二进制信息位的

9、储藏元会集D存放一条指令的储藏元会集技术原理3.5（A）固定长度3微型计算机的发展平时以为技术标志。课程编号：133102考试方式：闭卷考试时间：分钟操作码：A操作系统B磁盘C软件D微办理器1204计算机使用总线结构便于增减外设，同时。拟卷人(签字)：拟卷日期：审察人(签字)：26-a-bA.减少了信息传输量B.提高了信息的传输速度C.减少了信息传输线2006-12-5总题号一二三四五六七八九十的条数分（5分）5微型计算机中控制总线供应的完满信息是。得分操作码储藏器和I/O设备的地址码全部储藏器和I/O设备的时序信号和控制信号长度可变：x=（26-a）*25-b*2-5（5分）来自I/O设备和

10、储藏器的响应信号A.上述各项B.上述两项C.上述两项D上述两项4.设数的阶码为3位，尾数为6位（均不包括符号位），已知x=2-011(6所谓三总线结构的计算机是指。B.I/O总线、主存总线和DMA总线A.地址线、数据线和控制线三组传输线BUS三组传输线0.01010),C.I/O总线、主存总线和系统总线三组传输线y=2-010?0.01011,用补码形式计算x-y。7以下描述PCI总线的基本看法中，正确的选项是。A.PCI总线是一个与办理器时钟频率没关的高速外面总线5.已知一CPU内部的数据通路以以下列图所示。指令STAX(设该指令为单字节,B.PCI总线需要人工方式与系统配置C.系统中X为直

11、接地址)的功能是A(X)。请写出指令STAX的微操作序列。8某一RAM5.取指令：（5分）位，除PC-BUS-MAR;出线最只赞同一条PCI总线芯片，其容量为32K8电源和接地端外，该芯片少许目是。址B地RR1AY得分统计表：数IPR-ZMMRRCAD0n说明：请将答案写在答题纸上，写在试卷上无效！作请将试卷及答题纸全部交上来！A操一、选择题：（每题1分，共60分）得分BBAD。1冯.诺伊曼机工作方式的基本特点是阅卷A机器以储藏器为中心B按地址接见并序次执行指令人C货仓操作D储藏器按内容选择地址2储藏单元是指_。A存放一个字节的全部储藏元会集B存放一个储藏字的全部储藏元会集23D409一个四储

12、藏容量为储周期陈说法确的。在向CPU供应在向CPU供应在1-R;M(MAR)-BUS-MDR;MDR-IR;PC+1-PC执行指令：（5分）AD(IR)-BUS-MAR;1-W;B.25C.26体并行低位交织器，每个模块的64K32位，存为200ns，在下中是正200ns内，储藏器能位二进制信息200ns内，储藏器能位二进制信息200ns内，每个模块A-MDR;能向CPU供应64位二进制信息10某计算机字长是32位，它的储藏容量是64KB，按字编址，它的寻址范围是。A16KBB16KC32KD32KB11Cache的地址映像中，若主存中的任一块均可照射到Cache内的任一块的地址上，称作。A直

13、接映像B全相联映像C组相联映像12和辅存对照，主存的特点是。A.容量小，速度快，成本高B.容量小，速度快，成本低C.容量大，速度快，成本高13采用虚假储藏器的目的是。A提高主存的速度B扩大辅存的存取空间C扩大储藏器的寻址空间14在磁表面储藏器的记录方式中，。A不归零制和归零制的记录密度是相同的B不归零的记录方式中不需要同步信号，故记录密度比归零制高C不归零记录方式由于磁头线圈中向来有电流，因此抗搅乱性能好15磁盘转速提高一倍，则。A平均查找时间减小一半B其存取速度也提高一倍C不影响查找时间16中断向量地址是_。A子程序入口地址B中断服务程序入口地址C中断服务程序入口地址的地址17DMA方式中，

14、周期偷取是偷取一个_。A存取周期B指令周期CCPU周期D总线周期18以下表达是正确的。A外面设备一旦发出中断央求，便马上获取CPU的响应。B外面设备一旦发出中断央求，CPU应马上响应。C中断方式一般用于办理随机出现的服务央求。19I/O与主机交换信息的方式中，DMA方式的特点是_ACPU与设备串行工作，传达与主程序串行工作BCPU与设备并行工作，传达与主程序串行工作CCPU与设备并行工作，传达与主程序并行工作20通道对CPU的央求形式是_。A.中断B通道命令C跳转指令D自陷21I/O编址方式平时可分一致编址和不一致编址，。A.一致编址是将I/O地址看作是储藏器地址的一部分，可用特地的I/O指令

15、对设备进行接见。B不一致编址是指I/O地址和储藏器地址是分开的，因此对I/O接见必定有特地的I/O指令。C一致编址是指I/O地址和储藏器地址是分开的，因此可用访存指令实现CPU对设备的接见。22以下表达中正确是_A.程序中断方式和DMA方式中实现数据传达都需要中断央求B程序中断方式中有中断央求，DMA方式中没有中断央求C程序中断方式和DMA方式中都有中断央求，但目的不相同23若一个8位组成的字符最少需要10位来传达，这是_传达方式。A同步B异步C并联D混杂24。A原码B反码C补码D移码25以下数中最大的数为。2B（227）8C（96）16D（150）1026设存放器位数为8位，机器数采用补码形

16、式（含1位符号位）。对应于十进制数-27，存放器内容为。A27HB9BHCE5HDE3H27设机器字长8位（含1位符号位），若机器数BAH为原码，则算术左移一位得，算术右移一位得。AF4HEDHBB4H6DHCF4H9DHDB5HEDH28浮点数的表示范围和精度取决于。A阶码的位数和尾数的机器数形式B阶码的机器数形式和尾数的位数C阶码的位数和尾数的位数D阶码的机器数形式和尾数的机器数形式29采用规格化的浮点数是为了。A增加数据的表示范围B增加数据的表示精度C防范运算时数据溢出D方便浮点运算30在定点补码运算器中,若采用双符号位,当时表示结果溢出。A双符号位相同B双符号位不相同C两个正数相加D两

17、个负数相加31一地址指令中，为完成两个数的算术运算，除地址译码指明的一个操作数外，另一个数常采用。A货仓寻址方式B马上寻址方式C隐含寻址方式D存放器寻址方式32存放器间接寻址方式中，操作数在中。A通用存放器B货仓C主存单元33采用基址寻址可扩大寻址范围且。A基址存放器内容由操作系统确定,在程序执行过程中不能变B基址存放器内容由用户确定,在程序执行过程中不能变C基址存放器内容由操作系统确定,在程序执行过程中可变34货仓寻址方式中，设A为累加器，SP为货仓指示器，Msp为SP指示的栈顶单元，若是进栈操作的动作序次是(A)Msp,(SP)-1SP,那么出栈操作的动作序次应为。A(Msp)A,(SP)

18、+1SPB(SP)+1SP,(Msp)AC(SP)-1SP,(Msp)A35设变址存放器为X，形式地址为D，某机拥有先变址再间址的寻址方式，则这种寻址方式的有效地址为。AEA=（X）+DBEA=（A）+（D）CEA=（X）+D）36扩展操作码是_A操作码字段以外的辅助操作字段的代码B指令格式中不相同字段设置的操作码C一种指令优化技术，即让操作码的长度随数地址数的减少而增加，不相同地址数的指令能够拥有不相同的操作码长度37设相对寻址的转移指令占两个字节，第一字节是操作码，第二字节是相对位移量（用补码表示），若CPU每当从储藏器取出一个字节，即自动完成(PC)+1PC。设当前PC的内容为2000H

19、，要求转移到2008H地址，则该转移指令第二字节的内容为_。A08HB06HC0AH38若数据在储藏器中采用以低字节地址为字地址的存放方式，则十六进制数按字节地址有小到大依次存为_。A39设机器字长为16位，储藏器按字节编址，设的当前为1000，当读取一条双字长指令后，PC值为。10011002100440指令系统中采用不相同寻址方式的主要目的是。简化指令提高访存速度缩短指令字长，扩大寻址空间，提高编程灵便性41在一地址格式的指令中，以下是正确的。仅有一个操作数，其地址由指令的地址码供应可能有一个操作数，也可能有两个操作数必然有两个操作数，另一个是隐含的42_便于办理数组问题A间接寻址B相对寻

20、址C基址寻址D变址寻址43指令周期是_。ACPU操作一条指令的时间BCPU从主存取出一条指令的时间CCPU从主存取出一条指令加上执行这条指令的时间44中断标志触发器用于_。A向CPU发中断央求B指示CPU可否进入中断周期C开放或关闭中断周期45向量中断是_。A外设提出中断B由硬件形成中断服务程序入口地址C由硬件形成向量地址，再由向量地址找到中断服务程序入口地址46程序计数器的位数取决于_。A储藏器的容量B.机器字长C.指令字长47某机有四级中断，优先级从高到低为1，2，3，4。若将优先级序次修改，改后1级中断的障蔽字为1011，2级中断的障蔽字为1111，3级中断的障蔽字为0011，4级中断的

21、障蔽字为0001，则更正后的优先序次从高到低为_。A1，3，4，2B1，2，4，3C2，1，3，448超标量流水技术_A缩短原来流水线的办理器周期B在每个时钟周期内同时并发多条指令C把多条能并行操作的指令组合成一条拥有多个操作码字段的指令49中断周期前是_,中断周期后是_。A执行周期，取指周期B取指周期，执行周期C间指周期，执行周期50由于CPU内部操作的速度较快，而CPU接见一次储藏器的时间较长，因此机器周期平时由_来确定。A指令周期B存取周期C间址周期51以下表达中错误的选项是_。A指令周期的第一个操作是取指令B取指令操作是控制器自动进行的专业：计算机科学与课程名称：计算机组成学分：试卷编

22、号C为了C.计算机的速度与主频、机器周期内平均含时钟周期数及机器的平均指令得分技术原理3.5（B）进行取指执行速度有关课程编号：133102考试方式：闭卷考试时间：分钟令操作，控60以下表达中是正确的。阅卷120制器需要A.水平型微指令能充分利用数据通路的并行结构拟卷人(签字)：拟卷日期：审察人(签字)：获取相应B.微办理器的程序称为微程序人2006-12-5总题号一二三六七八九十的指令C.多字节指令可加快取指令的速度四五分52在二、简答题（每题4分，共20分）得分单总1如何理解计算机系统结构和计算机组成?得分线结2什么是总线判优？为什么需要总线判优？阅卷构的CPU中，连接在总线上的多个部件_

23、。3什么是“程序接见的局部性”？储藏系统中哪一级采用了程序接见的局部A某一时刻只有一个能够向总线发送数据，并且只有一个性原理？人能够从总线接收数据4I/O指令和通道指令有何差异？B某一时刻只有一个能够向总线发送数据，但能够多个同5画出微程序控制单元的组成框图，依照一条机器指令办理过程，说明其工时从总线接收数据作原理。C能够多个同时向总线发送数据，并且能够有多个同时从总线接收数据三、综合题（3小题，共20分）xy=？53在微程序控制器中，机器指令与微指令的关系是。1（本题5分）设x=0.111111，y=-0.111001，用原码两位乘求2（本题5分）已知：x=-0.1011，y=+0.1101

24、，用补码一位除求x/y=?A每一条机器指令由一条微指令来执行B每一条机器指令由若干条微指令组成的微程序来讲解执行C若干条机器指令组成的程序可由一个微程序来执行54在微指令的控制方式中，若微指令命令个数已确定，则A直接控制方式和编码控制方式不影响微指令的长度B直接控制方式的微指令字长比编码控制方式的微指令字长短C编码控制方式的微指令字长比直接控制方式的微指令字长短55将微程序储藏在EPROM中的控制器是控制器。A静态微程序B毫微程序C动向微程序56在计数器准时盘问方式下，若计数从0开始，则。A.设备号小的优先级高B.每个设备使用的机遇相等C.设备号大的优先级高57在各种异步通信方式中，速度最快。

25、A.全互锁B.半互锁C.不互锁58总线中数据信号和地址信号分别用一组线路传输，这种传输方式称为。A.串行传输B.并行传输C.复用传输59在以下说法中_是错误的A.计算机的速度完满取决于主频B.计算机的速度不完满取决于主频3（本题10分）设CPU有16根地址线，8根数据线，并用MREQ作访存控制信号（低电平有效），现有以下储藏芯片：RAM：1K4位；2K8位；4K8位；ROM：2K8位；4K4位；8K8位还有74LS138译码器（以以下列图所示）和各种门电路（门电路自定）。要求主存的地址空间满足下述条件：最小4K地址为系统程序区，409616383地址范围为用户程序区。要求：（1）依照地址范围的

26、容量及其在计算机系统中的作用，确定储藏芯片的种类及数量；（2）依照题目的地址范围写出相应的二进制地址码；（3）画出CPU与储藏芯片的连接图。G1,G2A,G2B为控制端C，B，A为变量输入端Y0Y7为变量输出端得分统计表：说明：请将答案写在答题纸上，写在试卷上无效！请将试卷及答题纸全部交上来！得分一、选择题：（每题1分，共60分）1以下不属于系统程序。阅卷数据库系统操作系统编译程序D编写程序人2储藏字是指。A存放在一个储藏单元中二进制代码组合B存放在一个储藏单元中二进制代码位数C储藏单元的会集D机器指令3ENIAC所用的主要元件是。集成电路晶体管电子管D以上各项都不对4变址寻址和基址寻址的有效

27、地址形成方式近似，但是。A变址存放器的内容在程序执行过程中是不能变的B在程序执行过程中，变址存放器、基址存放器的内容都是可变的C在程序执行过程中，变址存放器的内容可变.基址存放器的内容都是不能变5在单总线结构的CPU中,连接在总线上的多个部件_。某一时刻只有一个能够向总线发送数据，并且只有一个能够从总线接收数据某一时刻只有一个能够向总线发送数据，但能够多个同时从总线接收数据能够多个同时向总线发送数据,并且能够有多个同时从总线接收数据6总线中地址线的作用是。A.只用于选择储藏器单元B.由设备向主机供应地址C.用于选择指定储藏器单元和I/O设备接口电路的地址7不相同的信号共用一组信号线，分时传达，

28、这种总线传输方式是传输。A.猝发B.并用C.复用8三种集中式总线控制中，方式对电路故障最敏感。A.链式盘问B.计数器准时盘问C.独立央求9某计算机字长是16位，它的储藏容量是1MB，按字编址，它的寻址范围是。A.512KB.1MC.512KBD.1MB10某一RAM芯片，其容量为5128位，除电源和接地端外，该芯片出线最少许目是。A.21B.17C.1911可编程的只读储藏器。A不用然是可改写的B必然是可改写的C必然是不能改写的12活动头磁盘储藏器的寻道时间平时是指。A.最大寻道时间B.最大寻道时间和最小寻道时间的平均值最大寻道时间和最小寻道时间之和13采用四体并行低位交织储藏器，设每个体的储

29、藏容量为32K16位，储藏周期为400ns，在下陈说法中是正确的。A.在0.1微秒内，储藏器可向CPU供应64位二进制信息B.在0.1微秒内，每个体可向CPU供应16位二进制信息C.在0.4微秒内，储藏器可向CPU供应64位二进制信息14常用的虚假储藏器寻址系统由_两级储藏器组成。A.主存辅存B.Cache主存C.Cache辅存15磁盘上的磁道是_。A.记录密度不相同的同心圆B.记录密度相同的同心圆C.一条阿基米德螺线16在以下磁性资料组成的储藏器件中，_不属于辅助储藏器。A.磁盘B.磁芯C.磁带D.磁鼓E.光盘17在计数器准时盘问方式下，若每次计数以前一次计数的停止点开始，则。A.设备号小的

30、优先级高B.每个设备使用的机遇相等C.设备号大的优先级高18中断发生时，程序计数器内容的保护和更新，是由_完成的。A硬件自动B栈指令和转移指令C存指令19采用DMA方式传达数据时，每传达一个数据要占用_的时间。A一个指令周期B一个机器周期C一个储藏周期20周期挪用（偷取）方式常用于_中。A直接储藏器存取方式的输入输出B直接程序传达的输入输出C程序中断方式的输入输出21通道程序是由_组成。A.I/O指令B.通道控制字(或称通道指令)C.通道状态字22某计算机的I/O设备采用异步串行传达方式传达字符信息，字符信息的格式为：一位初步位、七位数据位、一位检验位、一位停止位。若要求每秒钟传达480个字符

31、，那么I/O设备的数据传达速率为_bps（位/秒）。A1200B4800C960023I/O与主机交换信息的方式中，中断方式的特点是_。A.CPU与设备串行工作，传达与主程序串行工作BCPU与设备并行工作，传达与主程序串行工作CCPU与设备并行工作，传达与主程序并行工作24CPU程序和通道程序能够并行执行，并经过_实现互相的通信和同步。AI/O指令BI/O中断CI/O指令和I/O中断D操作员干预25I/O的编址方式采用一致编址时，储藏单元和I/O设备是靠_来区分的。A不相同的地址线B不相同的地址码C不相同的控制线26以下数中最小的数为。A（101001）2B（52）8C（2B）16D（34）1

32、027对真值0表示形式唯一的机器数是。原码补码和移码反码D以上都不对28x补=11.000000，它代表的真值是。A+3B0C-64D-129设机器字长8位（含1位符号位），若机器数BAH为原码，则算术左移一位得，算术右移一位得。AF4HEDHBB5HEDHCF4H9DHDB4H6DH30ALU属于。时序电路组合逻辑电路控制器D存放器31设浮点数的基数为4，尾数用原码表示，则以下是规格化的数。1.0011010.0011011.011011D0.00001032在浮点机中是隐含的。阶码数符尾数D基数33存放器间接寻址方式中，操作数在中。通用存放器货仓主存单元34基址寻址方式中，操作数的有效地址

33、是。A基址存放器内容加上形式地址(位移量)B程序计数器内容加上形式地址变址存放器内容加上形式地址35货仓寻址方式中,设A为累加器,SP为货仓指示器,Msp为SP指示的栈顶单元,若是进栈操作的动作序次是(SP)-1SP，(A)Msp,那么出栈操作的动作序次为。A(Msp)A,(SP)+1SPB(SP)+1SP,(Msp)AC(SP)-1SP,(Msp)A36程序控制类指令的功能是。A进行主存和CPU之间的数据传达B进行CPU和设备之间的数据传达C改变程序执行的序次37设相对寻址的转移指令占两个字节，第一字节是操作码，第二字节是相对位移量（用补码表示），若CPU每当从储藏器取出一个字节，即自动完成

34、(PC)+1PC。设当前PC的内容为2007H，要求转移到2000H地址，则该转移指令第二字节的内容为_。AF5HBF7HC09HD0AH38为了缩短指令中地址码的位数，应采用_寻址。A马上数B存放器C直接39转移指令的主要操作是。A改变程序计数器PC的值B改变地址存放器的值C改变程序计数器的值和货仓指针的值40_对于实现程序浮动供应了较好的支持。A间接寻址B变址寻址C相对寻址D直接寻址41控制器的全部功能是_。A产生时序信号B从主存取出指令并完成指令操作译码从主存取出指令、解析指令并产生有关的操作控制信号42赞同中断触发器用于_。A向CPU发中断央求B指示正有中断在进行C开放或关闭中断系统4

35、3隐指令是指_。A操作数隐含在操作码中的指令B在一个机器中期里完成全部操作的指令指令系统中没有的指令44中断向量可供应_。A被选中设备的地址B传达数据的初步地址C中断服务程序入口地址45指令存放器的位数取决于_。A储藏器的容量B指令字长C机器字长46程序计数器PC属于_。A运算器B控制器C储藏器47CPU中的译码器主要用于_。A地址译码B指令译码C选择多路数据至ALU48超流水线技术是_。A缩短原来流水线的办理器周期B在每个时钟周期内同时并发多条指令C把多条能并行操作的指令组合成一条拥有多个操作码字得分段的指令49CPU响应中断的时间是_。阅卷A中断源提出央求B取指周期结束C执行周期结束人50

36、由编译程序将多条指令组合成一条指令，这种技术称做_。A.超标量技术B超流水线技术C超长指令字技术51计算机操作的最小单位时间是_。A时钟周期B指令周期CCPU周期D存取周期52直接寻址的无条件转移指令功能是将指令中的地址码送入_。得分APCB地址存放器C累加器53计算机执行乘法指令时，由于其操作较复杂，需要更多的阅卷时间，平时采用_控制方式。A延长机器周期内节拍数的B异步人C中央与局部控制相结合的D同步54以下说法中_是正确的。A加法指令的执行周期必然要访存B加法指令的执行周期必然不访存C指令的地址码给出储藏器地址的加法指令，在执行周期必然访存55微指令执行的序次控制问题、实际上是如何确定下一

37、条微指令地址的问题，平时用的一种方法是判断方式，其基本思想是。A程序计数器来产生后继微指令地址B在指令中指定一个特地字段来产生后继微指令地址C由设计者在微指令代码中指定，也许由设计者指定的鉴识测试字段控制产生后继微指令地址56在微程序控制器中，控制部件向执行部件发出的某个控制信号称为。A微指令B微操作C微命令57微指令操作控制字段的每一位代表一个控制信号，这种微程序的控制方式是。A字段直接编码B直接编码C混杂编码、58水平型微指令的特点是_。A一次能够完成多个操作B微指令的操作控制字段不进行编码C微指令的格式简短59微程序放在_中。A.储藏器控制器B.控制储藏器C.主储藏器DCPU60存放欲执

38、行指令的存放器是_。AMARBPCCMDADIR二、问答题（每题4分，共20分）1写出英语缩写的全称：PC、IR、ACC、MQ?2什么是储藏密度？什么是数据传输率？3DMA方式的主要特点是什么？DMA接口电路中应设置哪些硬件？4中断周期前和中断周期后各是CPU的什么工作周期？中断周期完成什么操作？5试比较静态RAM和动向RAM.三、综合题（3小题，共20分）1（本题5分）设x=0.110111，y=-0.111011，用原码两位乘求xy=？2（本题5分）设磁盘组有5个盘片，每片有两个记录面；储藏地域内直径22厘米；外直径33厘米；道密度为40位/厘米，转速为2400rpm(转/分)。试问：1）

39、共有多少个储藏面可用？2）共有多少柱面？3）盘组总储藏容量是多少？4）数据传输率是多少？3（本题10分）设CPU有16根地址线，8根数据线，并用MREQ作访存控制信号（低电平有效），用WR作读/写控制信号（高电平为读，低电平为写）。现有以下储藏芯片：RAM：1K4位；4K8位；8K8位；ROM：2K8位；4K8位；8K8位还有74LS138译码器（以以下列图所示）和各种门电路（门电路自选）。画出CPU与储藏器的连接图，要求主存的地址空间满足下述条件：最小8K地址为系统程序区，与其相邻的16K地址为用户程序区，最大4K地址空间为系统程序工作区。要求：（1）依照题目的地址范围写出相应的二进制地址码

40、。（2）依照地址范围的容量及其在计算机系统中的作用，确定储藏芯片的种类及片数。（3）分配CPU地址线。专业：计算机科学与技术无条件浮课程编号：133102动拟卷人(签字)：课程名称：计算机学分：3.5试卷编号组成原理（C）考试方式：闭卷考试时间：120分钟拟卷日期：审察人(签字)：（4）画出CPU与储藏芯片的连接图。G1,G2A,G2B为控制端C，B，A为变量输入端Y0Y7为变量输出端得分统计表：说明说明：请将答案写在答题纸上，写在试卷上无效！请将试卷及答题纸全部交上来！一、选择题：（每题1分，共60分）1.以下数中最小的数是。一条指令中包含的信息有_操作码，控制码B操作码，向量地址C操作码，

41、地址码题一二号得分2006-12-5总三四五六七八九十分A（101001）2B（52）8C（2B）16得分D（34）10阅卷2.某机字长8位，采用补码形式（其中1位为符号位），则机器数所能表示的范围是。人A-127127B-128128C-128127D-1271283.在定点机中执行算术运算时会产生溢出，其原因是。A主存容量不够B运算结果无法表示C操作数地址过大D以上都对4.计算机中表示地址时，采用。A原码B补码C反码D无符号数5.在浮点机中是隐含的。A阶码B数符C尾数D基数在补码定点加减运算中，无论采用单符号位还是双符号位，必定有溢出判断电路，它一般用实现。A与非门B或非门C异或门D与或非

42、门7.完满的计算机系统应包括。A运算器、储藏器、控制器B外面设备和主机C主机和使用程序D配套的硬件设备和软件系统8.可划分储藏单元中存放的是指令还是数据。A储藏器B运算器C控制器D用户9.指令的寻址方式有序次和跳跃两种，采用跳跃寻址方式能够实现_。A程序浮动B程序的无条件转移和浮动C程序的条件转移和11.在指令格式设计中，采用扩展操作码的目的是_。A增加指令长度B增加寻址空间C增加指令数量12.子程序调用指令完满的功能是。A改变程序计数器PC的值B改变地址存放器的值C改变程序计数器的值和货仓指针SP的值13.子程序返回指令完满的功能是。A改变程序计数器的值B改变货仓指针的值C从货仓中恢复程序计

43、数器的值14.以下是错误的。为了充分利用储藏器空间，指令的长度平时可取字节的整数倍一地址指令是固定长度的指令单字长指令可加快取指令的速度在以下寻址方式中，_寻址方式需要先计算，再接见主存A马上B变址C间接CPU是指_。A控制器B运算器和控制器C运算器、控制器和主存17.CPU响应中断的时间是_。A一条指令执行结束B外设提出中断C取指周期结束响应中断央求的条件是_。A外设提出中断B外设工作完成和系统赞同时C外设工作完成和中断标志触发器为“1”时在中断周期中，由_将赞同中断触发器置“0”。A关中断指令B中断隐指令C开中断指令20.CPU中的通用存放器位数取决于_。A储藏器的容量B指令的长度C机器字

44、长21.CPU不包括_。A地址存放器B指令存放器IRC地址译码器与拥有N个并行部件的办理器对照，一个N段流水办理器_。A具备相同水平的吞吐能力B不具备相同水平的吞吐能力C吞吐能力大于前者的吞吐能力CPU中的通用存放器_。A只能存放数据，不能够存放地址B能够存放数据和地址C能够存放数据和地址，还可以够代替指令存放器在CPU的存放器中，_对用户是完满透明的。A程序计数器B指令存放器C状态存放器在以下说法中_是错误的。计算机的速度完满取决于主频B.计算机的速度不完满取决于主频C.计算机的速度与主频、机器周期内平均含时钟周期数及机器的平均指令执行速度有关取指令操作此后，程序计数器中存放的是_。当前指令

45、的地址B.程序中指令的数量C.下一条指令的地址取指令操作_。受上一条指令的操作码控制B.受当前指令的操作码控制是控制器固有的功能,无需在操作码的控制下完成在单总线结构的CPU中_.ALU的两个输入端都能够与总线相连ALU的一个输入端与总线连，其输入端也可与总线相连ALU只能有一个输入端与总线连，其输入端需经过暂存器与总线相连储藏字长是指_。A存放在一个储藏单元中的二进制代码组合B存放在一个储藏单元中的二进制代码位数C储藏单元的个数D机器指令的位数将汇编语言翻译成机器语言需要借助于_。A编译程序B.编写程序C汇编程序D.连接程序在CPU中追踪指令后继地址的存放器是_。A.MARB.IRC.PCD

46、.MDR32.计算机使用总线结构的主要优点是便于实现积木化，缺点是。地址信息、数据信息和控制信息不能够同时出现地址信息和数据信息不能够同时出现两种信息源的代码在总线中不能够同时传达33.在独立央求方式下，若N个设备，则。有一个总线央求信号和一个总线响应信号有N个总线央求信号和N个总线响应信号有一个总线央求信号和N个总线响应信号34.系统总线中的数据线、地址线和控制线是依照来划分的。A.总线所处的地址B.总线的传输方向C.总线传输的内容DMA接见主存时，让CPU处于等待状态，等DMA的一批数据接见结束后，CPU再恢复工作，这种情况称为。A.停止CPU接见主存B.周期挪用C.DMA与CPU交替接见

47、36.在同步通信中，一个总线周期的传输过程是。A.先传达数据,再传输地址B.先传达地址,再传输数据C.只传输数据37.总线的异步通信方式。A.不采用时钟信号,只采用握手信号B.既采用时钟信号,又采用握手信号C.既不采用时钟信号,又不采用握手信号38.和辅存对照，主存的特点是。A.容量小，速度快，成本高B.容量小，速度快，成本低C.容量大，速度快，成本高某计算机字长是16位，它的储藏容量是64KB，按字编址，它的寻址范围是。A.64KB.32KBC.32K某一RAM芯片，其容量为128K16位，除电源和接地端外，该芯片出线最少许目是。A.33B.35C.2541.活动头磁盘储藏中，信息写入或读出

48、磁盘是进行的。.并行方式.串行方式.串并方式42.采用八体并行低位交织储藏器，设每个体的储藏容量为32K16位，储藏周期为400ns，在下陈说法中正确的选项是。A.在400ns内，储藏器可向CPU供应128位二进制信息B.在100ns内，每个体可向CPU供应128位二进制信息C.在400ns内，储藏器可向CPU供应256位二进制信息程序员编程所用的地址叫做_。A.逻辑地址B.物理地址C.真实地址在中断响应周期，置“0”赞同中断触发器是由_完成的。A.硬件自动B.程序员在编制中断程序时设置的C.关中断指令中断服务程序的最后一条指令是_A转移指令B出栈指令C中断返回指令鼠标器适合于用_方式实现输入

49、A程序盘问B中断CDMA在CPU的存放器中，_对用户是完满透明的。A程序计数器B指令存放器C状态存放器异步控制常用于_。A.CPU接见外面设备时B.微程序控制器中C.微型机的CPU控制中在以下说法中_是错误的。A.计算机的速度完满取决于主频B.计算机的速度不完满取决于主频计算机的速度与主频、机器周期内平均含时钟周期数及机器的平均指令执行速度有关在取指令操作此后,程序计数器中存放的是_。当前指令的地址B.程序中指令的数量C.下一条指令的地址取指令操作_。得分A.受上一条指令的操作码控制B.受当前指令的操作码控制阅卷C.是控制器固有的功能,无需在操作码的控制下完成在间址周期中，_。人A全部指令的间

50、址操作都是相同的凡是储藏器间接寻址的指令，它们的操作都是相同C对于储藏器间接寻址与存放器间接寻址的指令，它们的操作是不相同的在微指令控制器中，微指令的控制方式可采用直接控制和得分编码控制两种，在微操作命令个数相同和前提下，。A两种控制方式的微指令位数相同B隐式编码的微指阅卷令位数多于显式编码的微指令位数C直接控制方式的微指令位数最长人54.以下表达中是正确的。A水平型微指令能充分利用数据通路的并行结构B微办理器的程序称为微程序C多字节指令可加快取指令的速度55.以下表达中是正确的。A控制器产生的全部控制信号称为微指令B微程序控制器比硬连线控制器更加灵便C微办理器的程序称微程序56.以硬连线方式

51、组成的控制器又称为_控制器A.组合逻辑型B.储藏逻辑型C.微程序型将微程序储藏在ROM中不加更正的控制器属于_动向微程序控制器B.静态微程序控制器C.PLA控制器以下表达中是正确的。A.RISC机必然采用流水技术采用流水技术的机器必然是RISC机C.CISC机必然不采用流水技术59.以下不属于设计微指令结构时所追求的目标。增大控制储藏器的容量提高微程序的执行速度缩短微指令的长度在微指令的编码方式中，在微命令数相同的情况下_。直接编码和字段直接编码不影响微指令字长直接编码的微指令比字段直接编码的微指令长字段直接编码的微指令比直接编码的微指令长二、问答题（每题4分，共20分）1讲解以下看法（1）总

52、线（2）系统总线（3）通信总线（4）总线主设备2什么是指令周期、机器周期和时钟周期？三者有何关系？3什么是快速缓冲储藏器，它与主存有什么关系？4DMA方式与通道方式有何不相同？5I/O的的编址方式有几种？各有何特点？三、综合题（3小题，共20分）1（本题5分）设x=0.110111，y=-0.111011，用原码一位乘求xy=？2（本题5分）设磁盘组有6个盘片，每片有两个记录面；储藏地域内直径22厘米；外直径33厘米；道密度为40位/厘米，转速为2400rpm(转分)。试问：1）共有多少个储藏面可用？2）共有多少柱面？3）盘组总储藏容量是多少？4）数据传输率是多少？3（本题10分）设CPU有1

53、6根地址线，8根数据线，并用MREQ作访存控制信号（低电平有效），用WR作读/写控制信号（高电平为读，低电平为写）。专业：计算机科学课程名称：计算机组成学分：试卷编号现有下(A)列储藏与技术原理3.5芯片：AM：1K4位；4K8位；8K8位；ROM：2K8位；4K8位；8K8位还有74LS138译码器（以以下列图所示）和各种门电路（门电路自选）。画出CPU与储藏器的连接图。要求：（1）主存地址空间分配：6000H67FFH为系统程序区；6800H6BFFH为用户程序区。2）合理采用上述储藏芯片，说明各选几片？（3）详细画出储藏芯片的片选逻辑图。G1,G2A,G2B为控制端C，B，A为变量输入端

54、Y0Y7为变量输出端一、选择题（每题1分，共60分）1B2B3D4C5C6B7A8B9B10B11B12A13C14C15C16C17A18C19C20A21B22C23B24C25B26C27C28C29B30B31C32C33B34A35C36C37B38C39C40C41B42D43C44B45C46A47A48B49A50BR51C52B53B54C55C56A57C58B59A60A二、问答题（每题4分，共20分）1如何理解计算机系统结构和计算机组成?答：计算机系统结构是指能够被程序员所见到的计算机系统的属性,即看法性的结构与功能特点。平时是指用机器语言汇编的程序员(也包括汇编语言程

55、序设计者和汇编程序设计者)所看到的传统机器的属性,包括指令集、数据种类、储藏器寻址技术、I/O机理等，多半属于抽象的属性。计算机组成是指如何实现计算机系统结构所表现的属性。它包括了好多对程序员来说是透明的（即程序员不知道的）硬件细节。比方，一台机器可否具备乘法指令是一个结构问题，而实现乘法指令采用什么方式是一个组成问题。2什么是总线判优？为什么需要总线判优？答：总线判优就是当总线上各个主设备同时要求占用总线时，经过总线控制器，按必然的优先等级序次确定某个主设备能够占有总线。由于总线传输的特点就是在某一时刻，只赞同一个部件向总线发送信息，若是有两个以上的部件同时向总线发送信息，必然以致信号矛盾传

56、输无效，故需用判优来解决。3什么是“程序接见的局部性”？储藏系统中哪一级采用了程序接见的局部性原理？答：所谓程序接见的局部性即程序执行时对储藏器的接见是不平均的，这是由于指令和数据在主存的地址分布不是随机的，而是相对地簇聚。储藏系统的Cache主存级和主存辅存级都用到程序接见的局部性原理。对Cache主存级而言，把CPU近来期执行的程序放在容量较小、速度较高的Cache中。对主存辅存级而言，把程序中接见频度高、比较活跃的部分放在主存中，这样既提高了访存的速度又扩大了储藏器的容量。4I/O指令和通道指令有何差异？答：I/O指令是cpu指令系统中的一部分。是cpu用来控制输入输出操作的指令，由cp

57、u译码后执行。在拥有通道结构的机器中I/O指令不实现I/O数据传送，主要完成启、停I/O设备，盘问通道和I/O设备的状态及控制通道进行其他一些操作。通道指令是通道自己的指令，用来执行I/O操作。至CPU内部和系统总线的控制信号5画出微程序控制单元的组成框图，依照一条机器OPIR指令办理的过程，说明其微地址工作原理。形成部件序次逻辑标志取指阶段：（1）将取指周CMDR下地址CLK期微程序首地址MCMARCMAR；（2）取微指令，CM控制储藏器地址译码（CMAR）CMDR；（3）产生微操作命令；（4）形成下一条微指令的地址M+1，且M+1CMAR5）取下一条微指令，CM（CMAR）CMDR；（6）

58、产生微操作命令；以此类推，直到取出取指周期最后一条微指令，并发出微命令为止。此时一条机器指令已存至指令存放器中。执行阶段：（1）OP（IR）CMAR；（2）取微指令，CM（CMAR）CMDR；（3）产生微操作命令；（4）形成下一条微指令的地址，Ad（CMDR）CMAR；（5）取微指令，CM（CMAR）CMDR；（3）产生微操作命令；以此类推，三、综合题（3小题，共20分）1（本题5分）设x=0.111111，y=-0.111001，用原码两位乘求xy=？(1)x*=0.111111-x*补=1.0000012x*=1.111110y*=0.111001(1分)(2)部分积乘数Cj说明000.0

59、00000001110010+x*+000.111111000.111111000.001111110011100右移2位，+2x*+001.111110010.001101000.100011011100110右移2位，+-x*补+111.000001111.100100111.111001000111001右移2位，+x*+000.111111000.111000000111(3分)(依照步骤给分)x*y0=1xy原码x分)2（本题5分）已知：x=-0.1011，y=+0.1101，用补码一位除求x/y=?(1)x补=1.0101y补=0.1101-y补=1.0011(1分)(2)被除数商

60、1.01010.0000+0.11010.00101左移0.01001+1.00111.011110左移0.111010+0.11011.1011100左移1.0110100+0.11010.00111001左移0.011010011(3分)x/y补=1.0011x/y=-0.1101(1分)3（本题10分）设CPU有16根地址线，8根数据线，并用MREQ作访存控制信号（低电平有效），现有以下储藏芯片：RAM：1K4位；2K8位；4K8位；ROM：2K8位；4K4位；8K8位还有74LS138译码器（以以下列图所示）和各种门电路（门电路自定）。要求主存的地址空间满足下述条件：最小4K地址为系统