微综合测试题二

1、“微机系统原理与接口技术”综合测试题二一、单选题（ ） 1. 8086CPU在执行MOV AL，BX指令的总线周期内，若BX存放的内容为1011H，则和A0的状态是 。 A. 0，0 B. 0，1C. 1，0 D. 1，1（ ）2. 设x46，y117，则xy补和xy补分别等于 。A. D2H和75HB. 5DH和47HC. 2EH和7lHD. 47H和71H（ ）3. 8086CPU在进行无符号数比较时，应根据 标志位来判别。 A. CF和OFB. CF和PFC. CF和ZFD. ZF和OF（ ）4. 执行下列程序后，（AL）= 。 MOVAL，92H SUBAL，7lH DAS A. 21

2、B. 11C. 21HD. 11H（ ）5. 下列指令中正确的是 。A. MOV AX SI DIB. MOV BYTE PTRBX，1000C. PB8EQU DS：BP8D. MOV BX，OFFSET SI（ ）6. 在PC/XT中，NMI中断的中断矢量在中断矢量表中的位置 。A是由程序指定的B是由DOS自动分配的C固定在08H开始的4个字节中D固定在中断矢量表的表首（ ）7. 在8086中，（BX）8282H，且题中指令已在队列中，则执行INC BX指令需要的总线周期数为 。A0B1C2D3（ ）8. 微机系统中若用4片8259A构成主、从两级中断控制逻辑，接至CPU的可屏蔽中断请求线

3、INTR上，最多可扩展为 级外部硬中断。A. 32B. 29C. 28D. 24（ ）9. 当存储器读写速度较慢时，需产生一个READY信号以实现与CPU的同步，CPU将在总线周期的 时候采样该信号。A. T2下降沿B. T3下降沿C. T2上升沿D. T3上升沿（ ）10. 8086中， 组寄存器都可以用来实现对存储器的寻址。A. AX，SI，DI，BXB. BP，BX，CX，DXC. SI，DI，BP，BXD. BX，CX，SI，DI二、多选题（ ）1. 下列属于8086的BIU组成部分的有_。A.通用寄存器组B. 总线控制逻辑C. ALUD. 物理地址加法器（ ）2. 若需将数据段中的源

4、串传送到附加段的目的串，可用的指令有_。A. MOVB. MOVSC. SCASD. LODS和STOS（ ）3. 执行时可能改变IP值的指令有_。A. 调用及返回指令B. 中断及返回指令C. 转移指令D. 串操作指令（ ）4. 下列指令中，_的源操作数采用的是直接寻址。A. MOV AL，23HB. MOV DX，AXC. MOV AL，0FFHD. IN AL，23H（ ）5. CPU与存储芯片的连线方式将影响_。A. 存取速度B. 地址分配C. 功耗D. 地址重叠度（ ）6. 在CPU与外设之间设计接口电路的目的主要有_。A. 解决驱动能力问题 B. 控制数据传送速度C. 完成数据形式转

5、换 D. 负责CPU与外设的联络（ ）7. 8255A的B口设置为方式1输出，其引脚收到一个负脉冲说明 _。A. CPU已将一个数据写到端口BB. 外设已将数据由端口B取走C. 请求CPU送下一个数据D. INTRB引脚上的中断请求已被CPU响应（ ）8. 8086/8088 CPU响应硬中断NMI和INTR时，相同的条件是 _。A. 允许中断B. 当前指令执行结束C. CPU工作在最大组态下D. 不处于DMA操作期间（ ）9. 下列各类存储器中，掉电后内容不丢失的是 _。A. 掩膜ROMB. EPROMC. DRAMD. SRAM（ ）10.可以实现在数据段中保留10H个字节单元的指令有 _

6、。A. DW08H DUP（？）B. DB10H DUP（？）C. DB8 DUP（2 DUP（？）D. DD4 DUP（？）三、填空题已知（AL）0101110lB，执行指令NEG AL后再执行CBW，（AX） 。在动态存储器2164的再生周期中，只需要 地址，所以在和这两个信号中，只有 变为低电平。过程可重入是指 ，用 传递参数过程才可实现重入。若 （AL）01001001B，执行 ADD AL，AL指令后，再执行 DAA命令，则 （AL） ，（CF） ，（AF） 。已知指令序列为： MOVAX，0FFBDH MOVBX，12F8H IDIVBL 此指令序列执行后，（AX）= ，（BX）=

7、 。微型计算机中，CPU重复进行的基本操作是： 、 和 。若（CS）=4200H时，物理转移地址为4A230H，当CS的内容被设定为7900H时，物理转移地址为 。8259A工作在8086模式，中断向量字节ICW2=70H，若在IR3处有一中断请求信号，这时它的中断向量号为 ，该中断的服务程序入口地址保存在内存地址为 H至 H的 个单元中。四、程序阅读1阅读下列程序，写出程序执行后数据段BUF开始的10个内存单元中的内容。 DATA SEGMENTBUF DB 08H，12H，34H，56H，78H，9AH，0BCH，0DEH，0F0H，0FFHKEYDB 78H DATA ENDS CODE

8、 SEGMENT ASSUME CS：CODE，DS：DATA，ES：DATA START：MOVAX，DATAMOVDS，AXMOVES，AXCLDLEA DI，BUFMOVCL，DIXORCH，CHINCDIMOV AL，KEYREPNESCASBJNEDONEDECBUFMOVSI，DIDECDIREPMOVSB DONE：MOVAH，4CHINT21H CODE ENDS END START 执行结果：BUFDB 、 、 、 、 、 、 、 、 、 2在内存的NUM单元中有一个字节的带符号二进制数（补码表示），下列程序是将其对应的十进制数输出到显示器上。请对程序中的三处错误进行修正，并

9、在空白处填上适当的语句。DATASEGMENTNUMDB？BUFFERDB10 DUP（？）DATAENDSSTACKSEGMENTPARA STACK STACKDB100H DUP（？）STACK EVDSCODESEGMENT START：MOVAX，DATAMOVES，AXMOVDS，DATAMOVCL，NUMLEADL，BUFFER MOVAL，0DHSTOSBMOVAL，0AHSTOSBMOVAL，CLORAL，ALJSPLUS MOVAL，JMPGOONPLUS：MOVAL，GOON：STOSBMOVBL，64HCALLCHANGEMOVBL，0AHCALLCHANGEMOVAL

10、，30HADDAL，CLSTOSBMOVAL，STOSBLEADX，BUFPERMOVAH，9INC21H；输出十进制MOVAH，4CHINT21HCHANGEPROCNEARMOVDL，0AGAIN：SUBCL，BLJCDOWNINCDLJMPAGAINDOWN： MOVAL，30HADDAL，DLSTOSB CHANGEENDPCODEENDENDSTART五、存储系统分析与设计已知RAM芯片和地址译码器的引脚如题五图所示，试回答如下问题：（1）若要求构成一个8K8的RAM阵列，需几片这样的芯片？设RAM阵列组占用起始地址为El000H的连续地址空间，试写出每块RAM芯片的地址空间。（2）

11、若采用全地址译码方式译码，试画出存储器系统电路连接图；（3）试编程：将55H写满每个芯片，而后再逐个单元读出做比较，若有错则CL=FFH，正确则CL=77H。 D4 D1D4 D1WE CSA11 A0RAME1O0E2O1E3O3O4AO5BO6C O73-8译码器题五图 RAM芯片和地址译码器的引脚六、综合应用已知某一12位A/D转换器的引脚及工作时序如题六（1）图所示。其中，模拟信号通过VA脚输入，START正脉冲可启动A/D变换，启动后ADC进人忙（）状态，A/D变换结束后变高，OE脉冲控制从D0 D11读取变换好的数据。现用该A/D转换器、8255及8253构成如题六（2）图所示的数

12、据采集系统：8255的A口和B口用于读转换结果，PC0输人转换结束信号，PC6 用于控制A/D启动，PC5 用于控制读出A/D转换结果，而PC7则控制发光二极管显示。8253用于控制采样频率。D0D11D0D11OEVASTARTBUSYSTARTBUSYOED0D111ms题六（1）图 A/D引脚及时序图 D0D7 PC7D0D7 PC7PA0PA7PB0PB3RDWRPC5A0PC6A1PC0CS8255D0D7 CLK0RDOUT0WRCLK1A0OUT1A1CLK2CSOUT28253G1 Y0G2AG2BCBA Y174LS138+D0D7D8D11OE VASTARTBUSYADC+5VVVi10MHzIRQ10