微机原理与接口技术第3版彭虎电子教案6体系结构名师优质课赛课一等奖市公开课获奖课件

第二章8086体系结构

8086CPU结构8086系统结构和配置第1页2.1 8086CPU结构8086CPU内部结构8086CPU存放器结构8086CPU管脚及功效第2页8086CPU内部结构组成

8086CPU由两部分组成：指令执行部件(EU，ExecutionUnit)总线接口部件(BIU，BusInterfaceUnit)一、

8086CPU内部结构第3页8086CPU内部结构第4页

执行部件（EU）主要由算术逻辑运算单元(ALU)、标志存放器FR、通用存放器组和EU控制器等4个部件组成，其主要功效是执行指令。第5页

总线接口部件(BIU)主要由地址加法器、专用存放器组、指令队列和总线控制电路等4个部件组成，其主要功效是形成访问存放器物理地址、访问存放器并取指令暂存到指令队列中等候执行，访问存放器或I／O端口读取操作数参加EU运算或存放运算结果等。第6页8086CPU内部结构第7页EUBIU指令队列第8页EU和BIU操作标准l

BIU中指令队列有2个或2个以上字节为空时，BIU自动开启总线周期，取指填充指令队列。直至队列满，进入空闲状态。l

EU每执行完一条指令，从指令队列队首取指。系统初始化后，指令队列为空，EU等候BIU从内存取指，填充指令队列。第9页l

EU取得指令，译码并执行指令。若指令需要取操作数或存操作结果，需访问存放器或I/O，EU向BIU发出访问总线请求。当BIU接到EU总线请求，若正忙（正在执行取指总线周期），则必须等候BIU执行完当前总线周期，方能响应EU请求；若BIU空闲，则马上执行EU申请总线请求。l

EU执行转移、调用和返回指令时，若下一条指令不在指令队列中，则队列被自动去除，BIU依据本条指令执行情况重新取指和填充指令队列。l

空闲状态第10页8086CPU与普通CPU区分普通CPU工作方式8086CPU工作方式取指执指取指执指取指执指取指执指取指执指取指执指取指第11页通用存放器段存放器标志存放器FR指令指针存放器IP二、

8086CPU存放器结构第12页1、通用存放器指令执行部件（EU）设有8个通用寄器AXBXCXDXSPBPSIDIBHBLCHCLDHDLAHALAXBXCXDXSIDIBPSP第13页通用存放器AX（AccumulatorRegister）累加器普通用来存放参加运算数据和结果，在乘、除法运算、I/O操作、BCD数运算中有不可替换作用。BX（BaseRegister）

基址存放器除可作数据存放器外，还可放内存逻辑偏移地址，而AX，CX，DX则不能。第14页CX（Counter）将它称作计数存放器，是因为它既可作数据存放器，又可在串指令和移位指令中作计数用。DX（DataRegister）DX除可作通用数据存放器外，还在乘、除法运算、带符号数扩展指令中有特殊用途。

第15页SI（SourceIndex）源变址存放器多用于存放内存逻辑偏移地址，隐含逻辑段地址在DS存放器中，也可放数据。DI（DestinationIndex）目标变址存放器多用于存放内存逻辑偏移地址，隐含逻辑段地址在DS存放器中也可放数据。第16页BP（BasePointer）基址指针用于存放内存逻辑偏移地址，隐含逻辑段地址在SS存放器中。SP（StackPointer）堆栈指针用于存放栈顶逻辑偏移地址，隐含逻辑段地址在SS存放器中。第17页存放器特殊用途和隐含性质 在指令中没有显著标出，而这些存放器参加操作，称之为“隐含寻址”。详细：在某类指令中，一些通用存放器有指定特殊使用方法，编程时需遵照这些要求，将一些特殊数据放在特定存放器中，这么才能正确执行这些指令。采取“隐含”方式，能有效地缩短指令代码长度。第18页第19页2、段存放器

总线接口部件BIU设有4个16位段存放器CS（CodeSegment），代码段存放器中存放程序代码段起始地址高16位。DS（DataSegment），数据段存放器中存放数据段起始地址高16位。SS（StackSegment），堆栈段存放器中存放堆栈段起始地址高16位。ES（ExtendedSegment），扩展段存放器中存放扩展数据段起始地址高16位。第20页3、标志存放器FR

标志存放器FR中共有9个标志位，可分成两类：状态标志表示运算结果特征，它们是CF、PF、AF、ZF、SF和OF控制标志控制CPU操作，它们是IF、DF和TF。第21页

标志存放器FR第22页FR中状态标志CF(CarryFlag)：进位标志位CF＝l，表示此次运算中最高位(D15或D7)有进位(加法运算时)或有借位(减法运算时)。CF标志可经过STC指令置位，经过CLC指令复位(去除进位标志)，还可经过CMC指令将当前CF标志取反。PF(ParityFlag)：奇偶校验标志位PF＝1，表示此次运算结果中有偶数个“l”，PF＝0，表示此次运算结果中有奇数个“1”。第23页AF(AuxiliaryCarryFlag)：辅助进位标志位。AF＝l，表示运算结果8位数据中，低4位向高4位有进位(加法运算时)或有借位(减法运算时)，这个标志位只在十进制运算中有用。ZF(ZeroFlag)：零标志位ZF＝1，表示此次运算结果为零，不然即运算结果非零时，ZF＝0。第24页SF(SignFlag)：符号标志SF＝1，表示此次运算结果最高位(第7位或第15位)为“l”，不然SF＝0。OF(OverflowF1ag)：溢出标志第25页FR存放器控制标志IF(InterruptFlag)：中止标志位IF＝1，表示允许CPU响应可屏蔽中止。IF标志可经过STI指令置位，也可经过CLI指令复位。DF(DirectionFlag)：方向标志位在串操作指令中，若DF＝0，表示串操作指令地址指针自动增量；DF＝1，表示地址指针自动减量。DF标志位可经过STD指令置位，也可经过CLD指令复位。TF(TrapFlag)：单步标志位第26页4、指令指针存放器IPIP：BIU要取指令地址。第27页三、8086CPU管脚及功效

8086是16位CPU。它采取高性能N—沟道，耗尽型负载硅栅工艺(HMOS)制造。因为受当初制造工艺限制，部分管脚采取了分时复用方式，组成了40条管脚双列直插式封装第28页第29页1、8086两种工作方式

最小模式：系统中只有8086一个处理器，全部控制信号都是由8086CPU产生(MN/MX=1)。最大模式：系统中可包含一个以上处理器，比如包含协处理器8087。在系统规模比较大情况下，系统控制信号不是由8086直接产生，而是经过与8086配套总线控制器等形成(MN/MX=0)。第30页最小模式下引脚说明（1）

AD15～AD0(AddressDataBus)：

地址/数据复用信号，双向，三态。在T1状态（地址周期）AD15～AD0上为地址信号低16位A15～A0；在T2～T3状态（数据周期）AD15～AD0上是数据信号D15～D0。

第31页三总线结构数据线DB地址线AB控制线CD第32页

（2）

A19/S6～A16/S3

(Address/Status)：地址/状态复用信号，输出。在总周期T1状态A19/S6～A16/S3上是地址高4位。在T2～T4状态，A19/S6～A16/S3上输出状态信息。第33页S4S3当前正在使用段存放器00ES01SS10CS或未使用任何段存放器11DS第34页

（3）BHE#/S7

(BusHighEnable/Status)：

数据总线高8位使能和状态复用信号，输出。在总线周期T1状态，BHE#有效，表示数据线上高8位数据有效。在T2～T4状态BHE#

/S7输出状态信息S7。S7在8086中未定义。第35页（4）RD#(Read)

读信号，三态输出，低电平有效，表示当前CPU正在读存放器或I／O端口。（5）WR#(Write)写信号，三态输出，低电平有效，表示当前CPU正在写存放器或I／O端口。（6）M／IO#(Memory／IO)存放器或I／O端口访问信号。三态输出，M／IO#为高电平时，表示当前CPU正在访问存放器，M／IO#为低电平时，表示当前CPU正在访问I／O端口。第36页（7）READY准备就绪信号。由外部输入，高电平有效，表示CPU访问存放器或I／O端口己准备好传送数据。当READY无效时，要求CPU插入一个或多个等候周期Tw，直到READY信号有效为止。第37页（8）INTR(InterruptRequest)

中止请求信号，由外部输入，电平触发，高电平有效。INTR有效时，表示外部设备向CPU发出中止请求，CPU在每条指令最终一个时钟周期对INTR进行测试，一旦测试到有中止请求，而且当中止允许标志IF＝1时，则暂停执行下条指令转入中止响应周期。第38页

（9）INTA#(InterruptAcknowledge)中止响应信号。向外部输出，低电平有效，表示CPU响应了外部发来INTR信号。（10）NMI(Non—MaskableInterruptRequest)不可屏蔽中止请求信号。由外部输入，边缘触发，正跳沿有效。CPU一旦测试到NMI请求信号，待当前指令执行完就自动从中止入口地址表中找到类型2中止服务程序入口地址，并转去执行。第39页（11）TEST#

测试信号。由外部输入，低电平有效。当CPU执行WAIT指令时(WAIT指令是用来使处理器与外部硬件同时)，每隔5个时钟周期对TEST进行一次测试，若测试到该信号无效，则CPU继续执行WAIT指令，即处于空闲等候状态；当CPU测到TEST输入为低电平时，则转而执行WAIT下一条指令。由此可见，TEST对WAIT指令起到了监视作用。第40页（12）RESET

复位信号。由外部输入，高电平有效。RESET信号最少要保持4个时钟周期，CPU接收到该信号后，停顿进行操作，并对标志存放器(FR)、IP、DS、SS、ES及指令队列清零，而将CS设置为FFFFH。当复位信号变为低电平时，CPU从FFFF0H开始执行程序，由此可见，采取8086CPU计算机系统开启程序就保持在开始存放器中。第41页

（13）ALE(AddressLatchEnable)

地址锁存使能信号，输出，高电平有效。用来作为地址锁存器锁存控制信号。（14）DEN#(DataEnable)

数据使能信号，输出，三态，低电平有效。用于数据总线驱动器控制信号。

第42页

（15）

DT/R#(DataTransmit/Receive)：

数据驱动器数据流向控制信号，输出，三态。在8086系统中，通常采取8286或8287作为数据总线驱动器，用DT/R#信号来控制数据驱动器数据传送方向。当DT/R#＝1时，进行数据发送；DT/R#＝0时，进行数据接收。第43页（16）HOLD(HoldRequest)

总线请求信号。由外部输入，高电平有效器向CPU请求使用总线。（17）HLDA(HoldAcknowledge)

共享总线处理总线请求响应信号。向外部输出，高电平有效。第44页（18）MN/MX＃(Minimum/MaximumModeControl)：最大最小模式控制信号，输入。MN/MX＃＝1（＋5V），CPU工作在最小模式。MN/MX＃＝0（接地），CPU则工作在最大模式。（19）

GND地。（20)VCC电源，接＋5V。第45页最大模式下引脚说明

当8086CPU工作在最大模式系统时，有8个管脚重新定义。

（1）S2#、S1#、S0#（BusCycleStatus，最小模式为M/IO#、D/TR#、DEN#）：总线周期状态信号，输出。这三个信号组合表示当前总线周期类型。在最大模式下，由这三个信号输入给总线控制器8288，用来产生存放器、I/O读写等相关控制信号。以下表：第46页S2#S1#S0#CPU状态8288命令000中止响应INTA#001读I/O端口IORC#010写I/O端口IOWC#AIOWC#011暂停无100取指令MRDC#101读存放器MRDC#110写存放器MWTC#AMWC#111无作用无第47页（2）LOCK#封锁信号。三态输出，低电平有效。LOCK有效时表示CPU不允许其它总线主控者占用总线。这个信号由软件设置。当在指令前加上LOCK前缀时，则在执行这条指令期间LOCK保持有效，即在此指令执行期间，CPU封锁其它主控者使用总线。

（3）QS1、QS0(InstructionQueueStatus，最小模式为ALE、INTA#)：指令队列状态信号，输出。QS1,QS0组合起来表示前一个时钟周期中指令队列状态，方便从外部对芯片测试。第48页

（4）RQ#/GT0#，RQ#/GT1#(Request／Grant)

总线请求信号请求／同意信号。双向，低电平有效，当该信号为输入时表示其它主控者向CPU请求使用总线；当为输出时表示CPU对总线请求响应信号。两条线可同时与两个主控者相连，同时,RQ#/GT0#优先级高于RQ#/GT1#。第49页（5）QS1、QS0(InstructionQueueStatus)：

指令队列状态信号，输出。QS1,QS0组合起来表示前一个时钟周期中指令队列状态，方便从外部对芯片测试。第50页

QS1QS0编码含义00无操作01从队列中取第一个字节10队列已空11从队列中取后续字节第51页2.2 8086系统储存器组织一、8086存放器结构

8086系统中存放器是一个最多1M个8位数量字节序列，即可寻址存放空间为1M字节，系统为每个字节分配一个20位物理地址(对应16进制地址范围从00000H～FFFFFH)。

00000H00001H0000FHFFFFFH第52页（一）、数据在内存位置字节、字、双字及其地址（二）、8086CPU对字/字节读操作16位读从偶地址读第53页D0…D7D8…D1500000H00002H00004HFFFFEH00001H00003H00004HFFF