可编程逻辑器件PLD市公开课一等奖省赛课获奖课件

可编程逻辑器件－－PLDEDA设计硬件实现载体

第二章可编程逻辑器件PLD第1页EDA课程宗旨更新数字电路设计观念，建立用PLD器件取代传统TTL器件设计数字电路思想。更新数字系统设计伎俩，学会使用硬件描述语言（HardwareDescriptionLanguage）代替传统数字电路设计方法来设计数字系统。可编程逻辑器件PLD第2页2.1可编程逻辑器件定义逻辑器件：用来实现某种特定逻辑功效电子器件，最简单逻辑器件是与、或、非门（74LS00，74LS04等），在此基础上可实现复杂时序和组合逻辑功效。可编程逻辑器件（PLD－－ProgrammableLogicDevice）：器件功效不是固定不变，而是可依据用户需要而进行改变，即由编程方法来确定器件逻辑功效。可编程逻辑器件PLD第3页2.2课程内容器件为何能够编程？了解大规模可编程逻辑器件结构及工作原理。怎样对器件编程？熟悉一个EDA软件使用方法（工具）。以Altera企业MaxPlusII为例掌握一个硬件描述语言（方法），以设计软件方式来设计硬件（重点）。以VHDL语言为例可编程逻辑器件PLD第4页数字电路课程回顾布尔函数－－数字系统数学基础（卡诺图）数字电路设计基本方法组合电路设计问题逻辑关系真值表化简逻辑图时序电路设计列出原始状态转移图和表状态优化状态分配触发器选型求解方程式逻辑图可编程逻辑器件PLD第5页数字电路课程回顾使用中、小规模器件设计电路（74、54系列）编码器（74LS148）译码器（74LS154）比较器（74LS85）计数器（74LS193）移位存放器（74LS194）………可编程逻辑器件PLD第6页数字电路课程回顾设计方法局限：卡诺图只适合用于输入变量比较少函数化简。采取“搭积木”方法进行设计。必须熟悉各种中小规模芯片使用方法，从中挑选最适当器件，缺乏灵活性。设计系统所需要芯片种类多，且数量很大,面积和功耗开销较高。可编程逻辑器件PLD第7页数字电路课程回顾采取中小规模器件局限：电路板面积很大，芯片数量很多，功耗很大，可靠性低－－提升芯片集成度。设计比较困难－－能方便地发觉设计错误。电路修改很麻烦－－提供方便修改伎俩。PLD器件出现改变了这一切。可编程逻辑器件PLD第8页2.3PLD出现背景电路集成度不停提升。SSIMSILSIVLSI计算机技术发展使EDA技术得到广泛应用。设计方法发展。自下而上设计自上而下设计混合模式设计。用户需要设计自己需要专用电路。专用集成电路（ASIC－ApplicationSpecificIntegratedCircuits）开发周期长，投入大，风险大可编程器件PLD：开发周期短，投入小，风险小可编程逻辑器件PLD第9页PLD器件优点集成度高，能够替换多至几千块通用IC芯片。极大减小电路面积，降低功耗，提升可靠性含有完善先进开发工具。提供语言、图形等设计方法，十分灵活经过仿真工具来验证设计正确性能够重复地擦除、编程，方便设计修改和升级。灵活地定义管脚功效，减轻设计工作量，缩短系统开发时间。保密性好。可编程逻辑器件PLD第10页管脚数目：208个电源：3.3V（I/O）2.5V（内核）速度250MHz内部资源4992个逻辑单元10万个逻辑门49152bitRAM可编程逻辑器件PLD第11页PLD发展趋势向高集成度、高速度方向深入发展。最高集成度已到达800万门向低电压和低功耗方向发展。5V3.3V2.5V1.8V更低内嵌各种功效模块。RAM，ROM，FIFO，DSP，CPU(SOC)向数、模混合可编程方向发展。可编程逻辑器件PLD第12页大PLD生产厂家最大PLD供给商之一FPGA创造者，最大PLD供给商之一ISP技术创造者提供军品及宇航级产品可编程逻辑器件PLD第13页2.4PLD器件分类－－按集成度低密度。PROM,EPROM,EEPROM,PAL,PLA,GAL。只能完成较小规模逻辑电路。高密度，已经有超出400万门器件。EPLD,CPLD,FPGA可用于设计大规模数字系统集成度高，甚至能够做到SOC（SystemOnaChip）,PSOC(可编程系统级芯片)。可编程逻辑器件PLD第14页PLD器件分类－－按结构特点基于与或阵列结构器件－－阵列型PROM，EEPROM，PAL，GAL，CPLDCPLD代表芯片如：AlteraMAX系列基于门阵列结构器件－－单元型FPGA可编程逻辑器件PLD第15页PLD器件分类－－按编程工艺 熔丝或反熔丝编程器件－－ActelFPGA器件。体积小，集成度高，速度高，易加密，抗干扰，耐高温只能一次编程，在设计早期阶段不灵活SRAM类型－－大多数企业FPGA器件。可重复编程，实现系统功效动态重构每次上电需重新下载，实际应用时需外挂EEPROM用于保留程序EEPROM类型－－大多数CPLD器件。可重复编程不用每次上电重新下载，但相对速度慢，功耗较大可编程逻辑器件PLD第16页数字电路基本组成任何组合电路都可表示为其全部输入信号最小项和或者最大项积形式。时序电路包含可记忆器件（触发器），其反馈信号和输入信号经过逻辑关系再决定输出信号。可编程逻辑器件PLD第17页PLD逻辑符号表示方法与门乘积项2.5常见PLD介绍可编程逻辑器件PLD第18页2.5.1

PROM结构与阵列为全译码阵列，器件规模将伴随输入信号数量n增加成2n指数级增加。所以PROM普通只用于数据存放器，不适于实现逻辑函数。可编程逻辑器件PLD第19页用PROM实现组合逻辑电路功效实现函数为：固定连接点（与）编程连接点（或）可编程逻辑器件PLD第20页2.5.2PLA结构PLA内部结构在简单PLD中有最高灵活性。可编程逻辑器件PLD第21页2.5.3PAL结构与阵列可编程使输入项增多，或阵列固定使器件简化。或阵列固定显著影响了器件编程灵活性可编程逻辑器件PLD第22页AnBnCnAnBnCnAnBnCnAnBnCnAnBnAnCnBnCn用PAL实现全加器可编程逻辑器件PLD第23页2.5.4

GAL结构GAL器件与PAL器件区分在于用可编程输出逻辑宏单元（OLMC）代替固定或阵列。能够实现时序电路。逻辑宏单元OLMC可编程逻辑器件PLD第24页GAL器件OLMC

OutputLogicMacroCell每个OLMC包含或阵列中一个或门组成：异或门：控制输出信号极性D触发器：适合设计时序电路4个多路选择器输出使能选择反馈信号选择或门控制选择输出选择可编程逻辑器件PLD第25页2.5.5

CPLD内部结构（AlteraMAX7000S系列）逻辑阵列模块I/O单元连线资源逻辑阵列模块中包含多个宏单元可编程逻辑器件PLD第26页宏单元内部结构乘积项逻辑阵列乘积项选择矩阵可编程触发器可编程逻辑器件PLD第27页可编程I/O单元能兼容TTL和CMOS各种接口和电压标准。可配置为输入、输出、双向、集电极开路和三态等形式。能提供适当驱动电流。降低功耗，预防过冲和降低电源噪声。支持各种接口电压（降低功耗）。1.2～0.5um,5V0.35um,3.3V0.25um,internal2.5V,I/O3.3V0.18um,internal1.8V,I/O2.5Vand3.3V可编程逻辑器件PLD第28页可编程连线阵列在各个逻辑宏单元之间以及逻辑宏单元与I/O单元之间提供信号连接网络。CPLD中普通采取固定长度线段来进行连接，所以信号传输延时是固定，使得时间性能轻易预测。可编程逻辑器件PLD第29页2.5.6FPGA结构原理图内部结构称为LCA（LogicCellArray）由三个部分组成：可编程逻辑块（CLB）包含多个逻辑单元（LE）可编程输入输出模块（IOB）可编程内部连线（PIC）IOBCLB包含多个逻辑单元PIC可编程逻辑器件PLD第30页逻辑单元（LE）内部结构可编程逻辑器件PLD第31页查找表基本原理实际逻辑电路LUT实现方式

a,b,c,d输入逻辑输出地址RAM中存放内容00000000000001000010....0...01111111111N个输入逻辑函数需要2N次方容量SRAM来实现，普通多个输入查找表采取多个逻辑块级连方式可编程逻辑器件PLD第32页查找表基本原理N个输入逻辑函数需要2N次方容量SRAM来实现，普通多于输入查找表采取多个逻辑块级连方式可编程逻辑器件PLD第33页FPGA(FLEX系列)中嵌入式阵列（EAB）可灵活配置RAM块用途实现比较复杂函数查找表，如正弦、余弦等。可实现各种存放器功效，如RAM，ROM，双口RAM，FIFO，Stack等灵活配置方法：256×8，也可配成512×4可编程逻辑器件PLD第34页2.5.7CPLD与FPGA区分CPLDFPGA内部结构Product－termLook－upTable程序存放内部EEPROMSRAM，外挂EEPROM资源类型组合电路资源丰富触发器资源丰富集成度低高使用场所完成控制逻辑能完成比较复杂算法速度慢快其它资源－EAB，锁相环保密性可加密普通不能保密可编程逻辑器件PLD第35页FPGA与CPLD区分FPGA采取SRAM进行功效配置，可重复编程，但系统掉电后，SRAM中数据丢失。所以，需在FPGA外加EPROM，将配置数据写入其中，系统每次上电自动将数据引入SRAM中。CPLD器件普通采取EEPROM存放技术，可重复编程，而且系统掉电后，EEPROM中数据不会丢失，适于数据保密。可编程逻辑器件PLD第36页FPGA与CPLD区分FPGA器件含有丰富触发器资源，易于实现时序逻辑，假如要求实现较复杂组合电路则需要几个CLB结合起来实现。CPLD与或阵列结构，使其适于实现大规模组合功效，但触发器资源相对较少。可编程逻辑器件PLD第37页FPGA与CPLD区分

FPGA为非连续式布线，CPLD为连续式布线。FPGA器件在每次编程时实现逻辑功效一样，但走路线不一样，所以延时不易控制，要求开发软件允许工程师对关键路线给予限制。CPLD每次布线路径一样，CPLD连续式互连结构利用含有一样长度一些金属线实现逻辑单元之间互连。连续式互连结构消除了分段式互连结构在定时上差异，并在逻辑单元之间提供快速且含有固定延时通路。CPLD延时较小。可编程逻辑器件PLD第38页PLD器件命名与选型EPM7

128

S

L

C

84－10EPM7：产品系列为EPM7000系列128：有128个逻辑宏单元S：电压为5V，AE为3.3V，B为2.5VL：封装为PLCC，Q代表PQFP等C：商业级（Commercial）0～70度， I：工业级（Industry），－40～85度 M：军品级（Military），－55～125度84：管脚数目10：速度级别可编程逻辑器件PLD第39页管脚定义特殊功效管脚电源脚VCC和GND，VCC普通分为VCCINT和VCCIO两种。JTAG管脚：实现在线编程和边界扫描。配置管脚（FPGA）：用于由EEPROM配置芯片。信号管脚专用输入管脚：全局时钟、复位、置位。可随意配置其功效为：输入、输出、双向、三态。可编程逻辑器件PLD第40页2.6PLD设计步骤可编程逻辑器件PLD第41页设计输入原理图输入使用元件符号和连线等描述。比较直观，但设计大规模数字系统时则显得繁琐。HDL语言输入多层次描述：行为，算法，RTL级，门级，开关级描述。成为国际标准，便于移植。状态机输入：针对时序控制器描述。可编程逻辑器件PLD第42页设计处理综合和优化优化：将逻