计算机组成原理试题及答案

.z.计算机组成原理试题及答案一、填空〔12分〕*浮点数基值为2，阶符1位，阶码3位，数符1位，尾数7位，阶码和尾数均用补码表示，尾数采用规格化形式，用十进制数写出它所能表示的最大正数，非0最小正数，最大负数，最小负数。变址寻址和基址寻址的区别是：在基址寻址中，基址存放器提供，指令提供；而在变址寻址中，变址存放器提供，指令提供。影响流水线性能的因素主要反映在和两个方面。设机器数字长为16位〔含1位符号位〕。假设1次移位需10ns，一次加法需10ns，则补码除法需时间，补码BOOTH算法最多需要时间。CPU从主存取出一条指令并执行该指令的时间叫，它通常包含假设干个，而后者又包含假设干个。组成多级时序系统。二、名词解释(8分)微程序控制存储器带宽RISC中断隐指令及功能三、简答〔18分〕1.完整的总线传输周期包括哪几个阶段？简要表达每个阶段的工作。2.设主存容量为1MB，Cache容量为16KB，每字块有16个字，每字32位。(1)假设Cache采用直接相联映像，求出主存地址字段中各段的位数。(2)假设Cache采用四路组相联映像，求出主存地址字段中各段的位数。3.*机有五个中断源，按中断响应的优先顺序由高到低为L0,L1,L2,L3,L4，现要求优先顺序改为L3,L2,L4,L0,L1，写出各中断源的屏蔽字。中断源屏蔽字01234L0L1L2L3L44.*机主存容量为4M×16位，且存储字长等于指令字长，假设该机的指令系统具备120种操作。操作码位数固定，且具有直接、间接、立即、相对四种寻址方式。〔1〕画出一地址指令格式并指出各字段的作用；〔2〕该指令直接寻址的最大范围；〔3〕一次间址的寻址范围；〔4〕相对寻址的寻址范围。四、〔6分〕设阶码取3位，尾数取6位〔均不包括符号位〕，按浮点补码运算规则计算 [25]+[24]五、画出DMA方式接口电路的根本组成框图，并说明其工作过程〔以输入设备为例〕。〔8分〕六、〔10分〕设CPU共有16根地址线，8根数据线，并用作访存控制信号，用作读写控制信号，现有以下存储芯片：RAM：1K×8位、2K×4位、4K×8位ROM：2K×8位、4K×8位以及74138译码器和各种门电路〔自定〕，画出CPU与存储器连接图。要求：〔1〕最大4K地址空间为系统程序区，与其相邻2K地址空间为用户程序区。〔2〕合理选用上述存储芯片，说明各选几片？写出每片存储芯片的地址范围。〔3〕详细画出存储芯片的片选逻辑。允许输出允许写允许输出允许写74138七、假设CPU在中断周期用堆栈保存程序断点，且进栈时栈指针减一，出栈时栈指针加一。试写出中断返回指令〔中断效劳程序的最后一条指令〕，在取指阶段和执行阶段所需的全部微操作命令及节拍安排。假设采用微程序控制，则还需要增加哪些微操作。〔10分〕八、除了采用高速芯片外，从计算机的各个子系统的角度分析，指出6种以上提高整机速度的措施。〔8分〕计算机组成原理试题答案一、填空〔12分〕1．127；1/512；-1/512-1/32768；-128。2．基地址；形式地址；基地址；形式地址。3．访存冲突；相关问题。4．300ns；310ns。5．指令周期；机器周期；节拍。二、名词解释(8分)1．微程序控制答：采用与存储程序类似的方法来解决微操作命令序列的形成，将一条机器指令编写成一个微程序，每一个微程序包含假设干条微指令，每一条指令包含一个或多个微操作命令。2．存储器带宽答：每秒从存储器进出信息的最大数量，单位可以用字/秒或字节/秒或位/秒来表示。3．RISC答：RISC是精简指令系统计算机，通过有限的指令条数简化处理器设计，已到达提高系统执行速度的目的。4．中断隐指令及功能答：中断隐指令是在机器指令系统中没有的指令，它是CPU在中断周期内由硬件自动完成的一条指令，其功能包括保护程序断点、寻找中断效劳程序的入口地址、关中断等功能。三、简答〔18分〕1．答：总线在完成一次传输周期时，可分为四个阶段：申请分配阶段：由需要使用总线的主模块〔或主设备〕提出申请，经总线仲裁机构决定下一传输周期的总线使用权授于*一申请者；寻址阶段：取得了使用权的主模块，通过总线发出本次打算的从模块〔或从设备〕的存储地址或设备地址及有关命令，启动参与本次传输的从模块；传数阶段：主模块和从模块进展数据交换，数据由源模块发出经数据总线流入目的模块；完毕阶段：主模块的有关信息均从系统总线上撤除，让出总线使用权。2．答：〔1〕假设Cache采用直接相联映像：字块中含64个字节，字块的位数为b=6。Cache中含有256个字块，所以字块地址位数c=8。主存容量为1M字节，总位数为20。主存字块标记位数t=6。〔2〕假设Cache采用四路组相联映像，字块中含64个字节，字块的位数为b=6。每组含有四个字块，每组含256个字节。Cache中含有64个字块，所以组地址位数q=6。主存容量为1M字节，总位数为20。主存字块标记位数t=8。3．答：设屏蔽位为"1〞时表示对应的中断源被屏蔽，屏蔽字排列如下：中断源屏蔽字01234L0L1L2L3L401000000001100111101110004．答：〔1〕指令字长16位，操作码为7位，寻址特征位2位，地址码7位；〔2〕-64~63；〔3〕216；〔4〕216．四、〔6分〕答：被加数为 0,101;0.100100，[*]补=00,101;00.100100加数为 0,100;1.010100，[y]补=00,100;11.010100〔1〕对阶：[△j]补=[j*]补-[jy]补=00,101+11,100=00,001即△j=1，则y的尾数向右移一位，阶码相应加1，即[y]’补=00,101;11.101010②求和+=+[Sy]补=00.100100+11.101010=00.001110即[*+y]补=00,101;00.001110尾数出现"00.0〞，需左规。③规格化左规后得[*+y]补=00,011;00.111000∴[*+y]补=00,111;00.111000五、〔8分〕答：DMA方式接口电路的根本组成框图如下：以数据输入为例，具体操作如下：①从设备读入一个字到DMA的数据缓冲存放器BR中，表示数据缓冲存放器"满〞〔如果I/O设备是面向字符的，则一次读入一个字节，组装成一个字〕；②设备向DMA接口发请求〔DREQ〕；③DMA接口向CPU申请总线控制权〔HRQ〕；④CPU发回HLDA信号，表示允许将总线控制权交给DMA接口；⑤将DMA主存地址存放器中的主存地址送地址总线；⑥通知设备已被授予一个DMA周期〔DACK〕，并为交换下一个字做准备；⑦将DMA数据缓冲存放器的内容送数据总线；⑧命令存储器作写操作；⑨修改主存地址和字计数值；⑩判断数据块是否传送完毕，假设未完毕，则继续传送；假设己完毕，〔字计数器溢出〕，则向CPU申请程序中断，标志数据块传送完毕。六、〔10分〕方法一：答：地址空间描述如下：ROM对应的空间：1111 1111 1111 1111 1111 0000 0000 0000RAM对应的空间： 1110 1111 1111 1111 1110 1000 0000 0000选择ROM芯片为2K×8位的两片，RAM芯片为2K×4位的两片ROM芯片1： 1111 1111 1111 1111 1111 1000 0000 0000ROM芯片2： 1111 0111 1111 1111 1111 0000 0000 0000RAM芯片1、2：〔位扩展〕 1110 1111 1111 1111 1110 1000 0000 0000CPU与存储器连接图见下页：方法二：答：地址空间描述如下：ROM对应的空间： 1111 1111 1111 1111 1111 0000 0000 0000RAM对应的空间： 1110 1111 1111 1111 1110 1000 0000 0000选择ROM芯片为4K×8位的一片，RAM芯片为2K×4位的两片七、〔10分〕答：组合逻辑设计的微操作命令：取指：T0：PC→MART1：M[MAR]→MDR,PC+1→PCT2：MDR→IR,OP[IR]→微操作形成部件执行：T0：SP→MART1：M[MAR]→MDRT2：MDR→PC,SP+1→SP微程序设计的微操作命令：取指微程序：T0：PC→MART1：Ad[CMIR]→CMART2：M[MAR]→MDR,PC+1→PCT3：Ad[CMIR]→CMART4：MDR→IR,OP[IR]→微操作形成部件T5：OP[IR]→CMAR中断返回微程序：T0：SP→MART1：Ad[CMIR]→CMART2：M[MAR]→MDRT3：Ad[CMIR]→CMART4：MDR→PC,SP+1→SPT5：Ad[CMIR]→CMAR八、〔8分〕答：针对存储器，可以采用Cache-主存层次的设计和管理提高整机的速度；针对存储器，可以采用主存-辅存层次的设计和管理提高整机的速度；针对控制器，可以通过指令流水或超标量设计技术提高整机的速度；针对控制器，可以通过超标量设计技术提高整机的速度；针对运算器，可以对运算方法加以改良，如进位链、两位乘除法；针对I/O系统，可以运用DMA技术来减少CPU对外设的干预。1．设[*]补=*0.*1*2…*n。求证：[*]补=2*0+*，其中0〔1>*≥0〕*0=1〔0>*>-1〕2．*机字长32位，定位表示，尾数31位，数符1位，问：定点原码整数表示时，最大正数是多少？最小负数是多少？定点原码小数表示时，最大正数是多少？最小负数是多少？3．如图B17.1表示用快表〔页表〕的虚实地址转换条件，快表放在相联存贮器中，其容量为8个存贮单元，问：〔1〕CPU按虚地址1去主存时主存的实地址码是多少？〔2〕当CPU按虚地址2去主存时主存的实地址码是多少？〔3〕当CPU按虚地址3去主存时主存的实地址码是多少？4．*机有8条微指令I1-I8，每条微指令所包含的微指令控制信号如表所示，a-j分别对应10种不同性质的微命令信号，假设一条微指令的控制字段为8位，请安排微指令的控制字段格式。5．CD-ROM光盘的外缘有5mm6．如下图的系统中断机构是采用多级优先中断构造，设备A连接于最高优先级，设备B次之，设备C又次之。要求CPU在执行完当前指令时转而对中断请求进展效劳，现假设：TDC为查询链中每个设备的延迟时间，TA、TB、TC分别为设备A、B、C的效劳程序所需的执行时间，TS、TR为保存现场和恢复现场所需时间。试问：在此环境下，此系统在什么情况下到达中断饱和？即在确保请求效劳的三个设备都不会丧失信息的条件下，允许出现中断的极限频率有多高？注意，"中断允许〞机构在确认一个新中断之前，先要让即将被中断的程序的一条指令执行完毕。7、*=-0.01111，y=+0.11001，求[*]补，[-*]补，[y]补，[-y]补，*+y=？，*–y=？8.*计算机字长16位，主存容量为64K字，采用单字长单地址指令，共有64条指令，试采用四种寻址方式〔立即、直接、基值、相对〕设计指令格式。9假设*计算机的运算器框图如下图，其中ALU为16位的加法器〔高电平工作〕，SA、SB为16位锁存器，4个通用存放器由D触发器组成，O端输出，其读写控制如下表所示：读控制R0RA0RA1选择111100011*0101*R0R1R2R3不读出写控制WWA0WA1选择111100011*0101*R0R1R2R3不写入要求：〔1〕设计微指令格式。〔2〕画出ADD，SUB两条微指令程序流程图。10.画出单机系统中采用的三种总线构造。11集中式仲裁有几种方式？画出独立请求方式的逻辑图，说明其工作原理.12刷存的主要性能指标是它的带宽。实际工作时显示适配器的几个功能局部要争用刷存的带宽。假定总带宽的50%用于刷新屏幕，保存50%带宽用于其他非刷新功能。假设显示工作方式采用分辨率为1024×768，颜色深度为3B，帧频〔刷新速率〕为72HZ，计算总带宽。为到达这样高的刷存带宽，应采取何种技术措施？13*8位机的主存采用半导体存贮器，地址码为18位，假设使用4K×4位RAM芯片组成该机所允许的最大主存空间，并选用模块条的形式，问：假设每个模块为32K×8位，共需几个模块？每个模块内共有多少片RAM芯片？主存共需多少RAM芯片？CPU如何选择各模块？证明：当1>*≥0时，即*为正小数，则1>[*]补=*≥0因为正数的补码等于正数本身，所以1>*0.*1*2…*n≥0，*0=0当1>*>-1时，即*为负小数，根据补码定义有：2>[*]补=2+*>1〔mod2〕即2>*0.*1*2…*n>1，*n=1所以正数：符号位*0=0负数：符号位*0=1假设1>*≥0，*0=0，则[*]补=2*0+*=*假设-1<*<0，*0=1，则[*]补=2*0+*=2+*所以有[*]补=2*0+*，其中*0=0，1>*≥0*0=1，-1<*<0解：〔1〕定点原码整数表示时，最大正数值=〔231–1〕10最小负数值=-〔231–1〕10〔2〕定点原码小数表示时，最大正数值=–〔1-231〕10最小负数值=–(1-231〕10解：〔1〕用虚拟地址为1的页号15作为快表检索项，查得页号为15的页在主存中的起始地址为80000，故将80000与虚拟地址中的页内地址码0324相加，求得主存实地址码为80324。主寸实地址码=96000+0128=96128虚拟地址3的页号为48，当用48作检索项在快表中检索时，没有检索到页号为48的页面，此时操作系统暂停用户作业程序的执行，转去执行查页表程序。如该页面在主存中，则将该页号及该页在主存中的起始地址写入主存；如该页面不存在，则操作系统要将该页面从外存调入主存，然后将页号及其在主存中的起始地址写入快表。解：为了压缩指令字的长度，必须设法把一个微指令周期中的互斥性微命令信号组合在一个小组中，进展分组译码。经分析，〔e,f,h〕和〔b,i,j〕可分别组成两个小组或两个字段，然后进展译码，可得六个微命令信号，剩下的a,c,d,g四个微命令信号可进展直接控制，其整个控制字段组成如下：01c01b直接控制10f10iacdg11g11j××××××××××4位2位2位解：扇区总数=60×60×75=270000〔扇区〕模式1存放计算机程序和数据，其存储容量为：270000×2048/1024/1024=527MB模式2存放声音、图象等多媒体数据，其存储容量为：270000×2336/1024/1024=601MB解：：假设主存工作周期为TM，执行一条指令的时间也设为TM。则中断处理过程和各时间段如图B17.3所示。当三个设备同时发出中断请求时，依次处理设备A、B、C的时间如下：tA=2TM+TDC+TS+TA+TRtB=2TM+TDC+TS+TA+TRtC=2TM+TDC+TS+TA+TB到达中断饱和的时间为：T=tA+tB+tC中断极限频率为：f=1/T7解：[*]原=1.01111[*]补=1.10001所以：[-*]补=0.01111[y]原=0.11001[y]补=0.11001所以：[-y]补=1.00111[*]补11.10001[*]补11.10001+[y]补00.11001+[-y]补11.00111[*+y]补00.01010[*-y]补10.11000所以：*+y=+0.01010因为符号位相异，结果发生溢出8解：64条指令需占用操作码字段〔OP〕6位，这样指令余下长度为10位。为了覆盖主存64K字的地址空间，设寻址模式〔*〕2位，形式地址〔D〕8位，其指令格式如下：15109870OP*D寻址模式定义如下：〔7分〕*=00直接寻址有效地址E=D〔256单元〕*=01间接寻址有效地址E=(D〕〔64K〕*=10变址寻址有效地址E=(R)＋D〔64K〕*=11相对寻址有效地址E=〔PC〕＋D〔64K〕其中R为变址存放器〔16位〕，PC为程序计数器〔16位〕9解：各字段意义如下：F1—读RO—R3的选择控制。F2—写RO—R3的选择控制。F3—打入SA的控制信号。F4—打入SB的控制信号。F5—翻开非反向三态门的控制信号LDALU。F6—翻开反向三态门的控制信号LDALU，并使加法器最低位加1。F7－锁存器SB清零RESET信号。F8－一段微程序完毕，转入取机器指令的控制信号。R—存放器读命令W—存放器写命令〔2〕ADD、SUB两条指令的微程序流程图见图B2.3所示。图B2.310三种系统总线构造如图B2.4：11解：有三种方式：链式查询方式、计数器定时查询方式、独立请求方式。独立请求方式构造图如图B5.4：图B5.412解：〔1〕因为刷新所需带宽=分辨率×每个像素点颜色深度×刷新速度所以1024×768×3B×72/S=165888KB/S=162MB/S〔2〕为到达这样高的刷存带宽，可采用如下技术措施：使用高速的DRAM芯片组成刷存。刷存采用多体交织构造。刷存内显示控制器的内部总线宽度由32位提高到64位，甚至到128位。刷存采用双端口存储器构造，将刷新端口与更新端口分开。A卷一、填空题：〔每空1分，共15分〕1、原码一位乘法中，符号位与数值位〔

〕，运算结果的符号位等于〔

〕。2、码值80H：假设表示真值0，则为〔

〕码；假设表示真值―128，则为〔

〕码。3、微指令格式分为〔

〕型微指令和〔

〕型微指令，其中，前者的并行操作能力比后者强。4、在多级存储体系中，Cache存储器的主要功能是〔

〕。5、在以下常用术语后面，写出相应的中文名称：VLSI(

),RISC(

),DMA(

),DRAM(

)。6、为了实现CPU对主存储器的读写，它们之间的连线按功能划分应当包括〔

〕，〔

〕〔

〕。7、从计算机系统构造的开展和演变看，近代计算机是以〔

〕为中心的系统构造。二、单项选择题：〔每题2分，共40分〕1、存放器间接寻址方式中，操作数处于〔〕中。A、通用存放器

B、主存

C、程序计数器

D、堆栈2、CPU是指〔

〕。A、运算器

B、控制器C、运算器和控制器

D、运算器、控制器和主存3、假设一台计算机的字长为2个字节，则说明该机器〔

〕。A、能处理的数值最大为2位十进制数。B、能处理的数值最多由2位二进制数组成。C、在CPU中能够作为一个整体加以处理的二进制代码为16位。D、在CPU中运算的结果最大为2的16次方4、在浮点数编码表示中，〔

〕在机器数中不出现，是隐含的。A、基数

B、尾数

C、符号

D、阶码5、控制器的功能是〔

〕。A、产生时序信号

B、从主存取出一条指令

C、完成指令操作码译码D、从主存取出指令，完成指令操作码译码，并产生有关的操作控制信号，以解释执行该指令。6、虚拟存储器可以实现〔

〕。A、提高主存储器的存取速度B、扩大主存储器的存储空间，并能进展自动管理和调度C、提高外存储器的存取周期D、扩大外存储器的存储空间7、32个汉字的机内码需要〔

〕。A、8字节

B、64字节

C、32字节

D、16字节8、相联存储器是按〔

〕进展寻址的存储器。A、地址指定方式

B、堆栈指定方式C、内容指定方式

D、地址指定方式与堆栈存储方式结合9、状态存放器用来存放〔

〕。A、算术运算结果

B、逻辑运算结果C、运算类型

D、算术逻辑运算指令及测试指令的结果状态10、在机器数〔

〕中，零的表示形式是唯一的。A、原码

B、补码

C、补码和移码

D、原码和反码11、计算机的存储器采用分级方式是为了〔

〕。A、减少主机箱的体积

B、解决容量、价格、速度三者之间的矛盾C、保存大量数据方便

D、操作方便12、有关Cache的说法正确的选项是〔

〕。A、只能在CPU以外

B、CPU内外都可以设置CacheC、只能在CPU以内

D、假设存在Cache，CPU就不能再主存13、在定点二进制运算中，减法运算一般通过〔

〕来实现。A、原码运算的二进制减法器

B、补码运算的二进制减法器C、补码运算的十进制加法器

D、补码运算的二进制加法器14、堆栈常用于〔

〕。A、数据移位

B、程序转移

C、保护程序现场

D、输入、输出15、计算机系统的层次构造从内到外依次为〔

〕。A、硬件系统、系统软件、应用软件

B、系统软件、硬件系统、应用软件C、系统软件、应用软件、硬件系统

D、应用软件、硬件系统、系统软件16、一个指令周期通常由〔

〕组成。A、假设干个节拍

B、假设干个时钟周期C、假设干个工作脉冲

D、假设干个机器周期17、在计算机系统中，表征系统运行状态的部件是〔

〕。A、程序计数器

B、累加计数器

C、中断计数器

D、程序状态字18、*虚拟存储器采用页式内存管理，使用LRU页面替换算法，考虑下面的页面地址流〔每次在一个时间单位中完成〕，1、8、1、7、8、2、7、2、1、8、3、8、2、1、3、1、7、1、3、7。假定内存容量为4个页面，开场时为空的，则页面失效次数是〔

〕。A、4

B、5

C、6

D、719、*一SRAM芯片，其容量是1024×8位，除电源和接地端外，该芯片引脚的最小数目是〔

〕。A、20

B、22

C、25

D、3020、下面尾数〔1位符号位〕的表示中，不是规格化尾数的是〔

〕。A、010011101〔原码〕

B、110011110〔原码〕

C、010111111〔补码〕

D、110111001〔补码〕三、简答题：〔每题5分，共10分〕1、Cache与主存之间的地址映像方法有哪几种？各有何特点？2、DRAM存储器为什么要刷新？有哪几种常用的刷新方法？四、综合题：〔共35分〕1、〔此题7分〕*机采用微程序控制器，其微程序控制器有18种微操作命令〔采用直接控制法，即水平型微指令〕，有8个转移控制状态〔采用译码形式〕，微指令格式中的下址字段7位。该机机器指令系统采用4位定长操作码，平均每条指令由7条微指令组成。问：〔1〕该微指令的格式中，操作控制字段和判别测试字段各有几位？控存的容量是多少〔字数×字长〕？〔4分〕〔2〕该机指令系统共有多少条指令？需要多少容量的控存？上述的控存是否适宜？〔3分〕操作控制字段判别测试字段下址字段2、〔此题12分〕设浮点数的格式为：阶码4位，包含一位符号位，尾数5位，包含一位符号位，阶码和尾数均用补码表示，排列顺序为：阶符〔1位〕阶码〔3位〕数符〔1位〕尾数〔4位〕则按上述浮点数的格式：〔1〕假设〔*〕10=22/64，〔Y〕10=—2.75，则求*和Y的规格化浮点数表示形式。〔6分〕〔2〕求[*+Y]浮〔要求用补码计算，列出计算步骤〕〔6分〕3、〔此题共16分〕*机字长8位，CPU地址总线16位，数据总线8位，存储器按字节编址，CPU的控制信号线有：MREQ#〔存储器请求，低电平有效〕，R/W#〔读写控制，低电平为写信号，高电平为读信号〕。试问：〔1〕假设该机主存采用16K×1位的DRAM芯片〔内部为128×128阵列〕构成最大主存空间，则共需多少个芯片？假设采用异步刷新方式，单元刷新周期为2ms，则刷新信号的周期为多少时间？刷新用的行地址为几位？〔6分〕〔2〕假设为该机配备2K×8位的Cache，每块8字节，采用2路组相联映像，试写出对主存地址各个字段的划分〔标出各个字段的位数〕；假设主存地址为3280H，则该地址可映像到Cache的哪一组？〔4分〕〔3〕假设用4个8K×4位的SRAM芯片和2个4K×8位的SRAM芯片形成24K×8位的连续RAM存储区域，起始地址为0000H，假设SRAM芯片有CS#〔片选，低电平有效〕和WE#〔写使能，低电平有效〕信号控制端。试画出SRAM与CPU的连接图，在图上标清楚地址译码连接，数据线、地址线、控制线连接。〔6分〕B卷一、单项选择题：〔每题1分，共20分〕1、目前我们所说的个人台式商用机属于

。A、巨型机

B、中型机

C、小型机

D、微型机2、以下数中最大的数是

。A、〔10011001〕2

B、〔227〕8

C、〔98〕16

D、〔152〕103、在小型或微型计算机里，普遍采用的字符编码是

。A、BCD码

B、16进制

C、格雷码

D、ASCⅡ码4、在以下机器数

中，零的表示形式是唯一的。A、原码

B、补码

C、反码

D、原码和反码5、设［*］补=1.*1*2*3*4,当满足

时，*>-1/2成立。A、*1必须为1，*2*3*4至少有一个为1

B、*1必须为1，*2*3*4任意C、*1必须为0，*2*3*4至少有一个为1

D、*1必须为0，*2*3*4任意6、假定以下字符码中有奇偶校验位，但没有数据错误，采用偶校验的字符码是

。A、11001011

B、11010110

C、11000001

D、110010017、在CPU中，跟踪后继指令地址的存放器是

。A、指令存放器

B、程序计数器

C、地址存放器

D、状态条件存放器8、EPROM是指

。A、读写存储器

B、只读存储器C、可编程的只读存储器

D、光擦除可编程的只读存储器9、堆栈寻址方式中，设A为累加器，SP为堆栈指示器，MSP为SP指示的栈顶单元。如果进栈操作的动作顺序是〔A〕→MSP，(SP)―1→SP。则出栈操作的动作顺序应为

。A、(MSP)→A，(SP)+1→SP

B、(MSP)→A，〔SP〕―1→SPC、(SP―1)→SP，(MSP)→A

D、(SP)+1→SP，(MSP)→A10、下面尾数〔1位符号位〕的表示中，不是规格化的尾数的是

。A、010011101〔原码〕

B、110011110〔原码〕C、010111111〔补码〕

D、110111001〔补码〕11、在主存和CPU之间增加cache存储器的目的是

。A、增加内存容量

B、提高内存可靠性C、解决CPU和主存之间的速度匹配问题

D、增加内存容量，同时加快存取速度12、CPU主要包括

。A、控制器

B、控制器、运算器、cacheC、运算器和主存

D、控制器、ALU和主存13、设变址存放器为*，形式地址为D，〔*〕表示存放器*的内容，变址寻址方式的有效地址为

。A、EA=(*)+D

B、EA=(*)+(D)

C、EA=((*)+D)

D、EA=((*)+(D))14、信息只用一条传输线，且采用脉冲传输的方式称为

。A、串行传输

B、并行传输

C、并串行传输

D、分时传输15、下述I/O控制方式中，主要由程序实现的是

。A、PPU(外围处理机)方式

B、中断方式

C、DMA方式

D、通道方式16、系统总线中地址线的功能是

。A、用于选择主存单元地址

B、用于选择进展信息传输的设备C、用于选择外存地址

D、用于指定主存和I/O设备接口电路的地址17、CRT的分辨率额为1024×1024，颜色深度为8位，则刷新存储器的存储容量是

。A、2MB

B、1MB

C、8MB

D、1024B18、设存放器位数为8位，机器数采用补码形式〔含一位符号位〕。对应于十进制数-27，存放器内为

。A、27H

B、9BH

C、E5H

D、5AH19、根据国标规定，每个汉字在计算机内占用

存储。A、一个字节

B、二个字节

C、三个字节

D、四个字节20、*一SRAM芯片，其容量为512×8位，考虑电源端和接地端，该芯片引出线的最小数目应为

。A、23

B、25

C、50

D、19二、填空题：〔每空1分，共20分〕1、设*=—0.1011，则[*]补为

。2、汉字的

、

、

是计算机用于汉字输入、内部处理、输出三种不同用途的编码。3、数控机床是计算机在

方面的应用，邮局把信件自动分拣是在计算机

方面的应用。4、计算机软件一般分为

和

两大类。5、RISC的中文含义是

；CISC的中文含义是

。6、对动态存储器的刷新有两种方式，它们是

和

。7、机器字长16位，表示浮点数时，阶码6位〔阶符1位〕，尾数10位〔数符1位〕，则浮点补码表示时，最大浮点数是

，绝对值最小的非0的正数是

。8、在存储系统的Cache与主存层次构造中，常会发生数据替换问题，此时我们较常使用的替换算法有

和

等。9、一条指令实际上包括两种信息即

和

。10、按照总线仲裁电路的位置不同，可分为

仲裁和

仲裁。三、简答题：〔每题5分，共15分〕1、CPU中有哪些主要存放器？简述这些存放器的功能。2、RISC机器具有什么优点，试简单论述。3、计算机存储系统分那几个层次？每一层次主要采用什么存储介质？其存储容量和存取速度的相对值如何变化？四、综合题：〔共45分〕1、求十进制数―123的原码表示，反码表示，补码表示和移码表示〔用8位二进制表示，并设最高位为符号位，真值为7位〕。〔此题8分〕2、基址存放器的内容为3000H，变址存放器的内容为02B0H，指令的地址码为002BH，程序计数器〔存放当前正在执行的指令的地址〕的内容为4500H，且存储器内存放的内容如下：地址

内容002BH

3500H302BH

3500H32B0H

5600H32DBH

2800H3500H

2600H452BH

2500H〔1〕、假设采用基址寻址方式，则取出的操作数是什么？〔2〕、假设采用变址寻址〔考虑基址〕方式，取出的操作数是什么？〔3〕、假设采用立即寻址方式，取出的操作数是什么？〔4〕、假设采用存储器间接寻址〔不考虑基址〕方式，取出的操作数是什么？〔5〕、假设相对寻址用于转移指令，则转移地址是多少？〔此题10分〕3、现有SRAM芯片容量为2K×4位，试用此芯片组成8K×8位的存储器，〔1〕、共需要多少这样的芯片？〔2〕、要此存储器至少需要多少条地址线？其中片内寻址需几条？〔此题6分〕4、*双面磁盘，每面有220道，磁盘转速r=3000转/分。数据传输率为175000B/s。求磁盘总容量。〔此题6分〕5、设浮点数*=2＿011×0.101100，y=2＿010×(－0.011010)〔1〕、计算*+y；〔阶码与尾数均用补码运算〕。〔2〕、计算*×y；〔阶码用补码运算，尾数用原码一位乘〕。〔此题15分〕A答案一、填空题〔每空1分，共15分〕1、分开计算，相乘两数符号位的异或值。

2、移，补

3、水平，垂直4、匹配CPU和主存之间的速度5、超大规模集成电路，精简指令系统计算机，直接存储器存取〔〕，动态随机读写存储器。6、地址总线，数据总线，读写控制线

7、存储器二、单项选择题〔每题2分，共40分〕1、b

2、c

3、c

4、a

5、d

6、b

7、b

8、c

9、d

10、c11、b

12、b

13、d

14、c

15、a

16、d

17、d

18、c

19、a

20、d三、简答题〔每题5分，共10分〕1、映像方式有直接映像，全相联映像，组相联映像三种。直接映像是每个主存块只能放到一个唯一对应的Cache块中，实现简单但Cache利用率低；全相联映像是每个主存块可以放到任何一个Cache块中，最灵活但实现的本钱代价最大；组相联映像时每个主存块唯一对应一个cache组，但可放到组内任何一个块中，是前两种方式的折中。2、DRAM存储器采用电容存放信息，由于电容漏电，保存信息经过一段时间会丧失，故用刷新保证信息不丧失。常用的刷新方法有集中式刷新和分布式刷新。四、综合题〔共35分〕1、〔此题7分〕〔1〕、操作控制字段18位