大数电-1绪论及工艺基础

集成电路原理与设计绪论及工艺基础2课程目标学习利用MOS器件构建数字集成电路培养电路设计能力：根据不同设计要求（面积，速度，功耗和可靠性），进行电路分析和优化设计的能力3关于本课程联系器件和电路知识：SOC、ULSI

、MEMS方向均需要先修课程：工艺原理、器件物理、数字逻辑后续课程：集成电路设计实习考核方式：期末考试60％＋作业25％＋期中考试15％课程 和参考书：《集成电路原理与设计》参考书：《数字集成电路－设计 》，第二版，Rabaey等课程信息：理科2号楼2707房间，62757449，助教：课程主页：

教学网5第一章绪论集成电路的历史集成电路的发展规律等比例缩小原则未来发展和67集成电路的发展第一个晶体管是那年发明的?A.

1945 B.1947 C.

1951发明者当时供职于哪家公司?D.

1958A.

IBM B.BellLab C.TI

D.

Motorola第一个晶体管Modern-dayelectronics

beganwith

the

invention

in1947

of

the

bi-polartransistor

byBardeen

et.al

atBellLaboratories9The

evolution

of

IC第一块集成电路是那年做出来的?A.

1956 B.

1958 C.

1959 D.

1961发明者当时供职于哪家公司?A.

IBM B.

Bell

Labs C.

TI D.

Motorola第一块集成电路In

1958

the

integratedcircuit

was

born

whenJack

Kilby

at

TexasInstrumentssuccessfullyinterconnected

severaltransistors,

resistorsand

capacitors

on

asingle

substrate10晶体管发展Transistor

–Bardeen

et.al.

(Bell

Labs)

in1947Bipolar

transistor

–

Schockley

in

1948monolithic

IC

–

Jack

Kilby

in

1958commercial

IC

logic

gates

–Fairchild

1960TTL

–

1962

into

the

1990’sECL

–

1974

into

the

1980’s1112MOSFET

工艺MOSFET

transistor

-Lilienfeld

(Canada)

in1925and

Heil

(England)

in1935CMOS

–1960’s,

但是有很多工艺加工问题PMOS

in

1960’s

(calculators)NMOS

in

1970’s

(4004,

8080)

–

for

speedCMOS

in

1980’s

–功耗优势BiCMOS,Gallium-Arsenide,Silicon-GermaniumSOI,

Copper-Low

K,

strained

silicon,

High-k

gateoxide...绪论集成电路的历史集成电路的发展规律等比例缩小原则未来发展和13Moore’s

Law1965年，Gordon

Moore

单个的晶体管的数目每18个月可以增加一倍上集成2300

transistors,

108

KHz

clock

(In 4004)

-

197116

Million

transistors

(Ultra

Sparc

III)-199842

Million,

2

GHz

clock

(In P4)

-

2001125

Million,

3.4Ghz

(In P4

Prescott)-

2004

Feb

0214Source:

ISSCC

2003

G.

Moore

“No

exponential

is

forever,but

‘forever’

can

be

delayed”#

ofTransistors

per

Die15摩尔定律－－晶体管贬值GordonMoore在1965年提出了摩尔定律：

上晶体管的数目每18个月增加1倍；如果认为单个

的价格基本不变，这相当于

上单个晶体管的价格同步下降的过程假设1965年一辆豪华跑车的售价是10万，如果该车的价格也能按照摩尔定律发展，则目前的售价如何？1.E-061.E-051.E-041.E-031.E-021.E-011990

2000

2010$/Transistor$

perTransistor16绪论集成电路的历史集成电路的发展规律等比例缩小原则未来发展和17MOS器件的发展：按比例缩小半导体工艺技术的发展遵循摩尔定律：新工艺的特征尺寸是前代工艺的0.7倍，即器件密度为前代的2倍MOS器件的发展就是按比例缩小（scalingdown）的过程18MOSFET缩小趋势1920按比例缩小理论根据摩尔定律，器件尺寸不断缩小，短沟效应等二级效应出现为了抑制二级效应，在器件按比例缩小过程中需要遵守一定的规则:恒定电场原则CE恒定电压原则CV准恒定电场原则QCE按比例缩小CE原则L'

L

/,

W

'

W

/,

tox'

tox

/,

xj'

xj/

VDD'

VDD

/NA'

NA按比例缩小CE工艺参数的按比例缩小器件尺寸（Tox，L，W，Xj）1/α掺杂浓度（Na，Nd）α电源电压（Vdd）1/α器件参数的变化电场1载流子速度1耗尽区宽度1/α电容1/α漂移电流1/α沟道电阻1电路参数的变化电路的延迟(T~CV/I)1/α

好器件的功耗(P~VI)1/α2

很好功耗延迟乘积PDP(=PT)1/α3

非常好2223按比例CE规则对电路影响(PDP)

Pt

PDP

/

3d功耗延迟积（Power-Delay-Product）PDP按3次方减小，而面积按照平方减小CE规则变化的器件集成度按平方增加，速度线性增加，而功耗平方减小成本下降，性能提高--这就是人们不断追求半导体工艺进步的主要原因绪论集成电路的历史集成电路的发展规律等比例缩小原则未来发展和24微电子未来发展—more

moore25微电子未来发展—more

thanmoore集成电路原理与设计集成电路制作工艺：工艺基础28第二章集成电路制作工艺2.1.1

集成电路加工的基本操作2.1.2

MOS结构和分类2.2.1

N阱CMOS工艺2.2.2

深亚微米CMOS工艺2.3.1

CMOS

IC中的寄生效应2.3.2

SOI工艺2.3.3

CMOS版图设计规则292.1.1

集成电路加工的基本操作1、形成薄膜（二氧化硅、多晶硅、金属等薄层）2、形成图形（器件和互连线）3、掺杂（调整器件特性）半导体制作过程硅片（wafer）的制作32掩模版（mask,reticle）的制作外延衬底的制作331、形成图形半导体加工过程：将设计者提供的集成电路版图图形

到硅片上光刻与刻蚀：半导体加工水平决定于光刻和刻蚀所形成的线条宽度34光刻（photolithography）35（exposure）36刻蚀（etch）372、薄膜形成：淀积382、薄膜形成：氧化39403、掺杂：扩散和注入从器件到电路：通孔41从器件到电路：互连线2从器件到电路：多层互连4344从器件到电路：多层互连从硅片到：加工后端45从硅片到：加工后端46从硅片到：加工后端4748第二章集成电路制作工艺2.1.1

集成电路加工的基本操作2.1.2

MOS结构和分类2.2.1

N阱CMOS工艺2.2.2

深亚微米CMOS工艺2.3.1

CMOS

IC中的寄生效应2.3.2

CMOS版图设计规则2.3.3

SOI工艺492.1.2

MOS结构和分类MOS器件是一个夹层结构M：是metal，金属O：是oxide，氧化物S：是semiconductor，半导体早期工艺MOS器件的栅极用金属制造，所以从栅极向下是金属，氧化物和半导体结构50MOS开关VGS

VTRonSDA

Switch!|VGS|An

MOS

Transistor数字电路把MOS管看作是一个电压控制的开关当控制电压高于阈值电压，开关闭合，低于阈值电压，开关断开511、MOS器件结构MOS器件有四个端可以连接电极，分别为源，漏，栅和衬底半导体衬底表面在栅极绝缘层以下部分称为沟道区MOS在纵向是M－O－S结构，在横向是源－沟道－漏的结构DSNMOS

withBulk

ContactGB52MOS：栅极和衬底MOS的衬底BULK端是掺杂的半导体，一般接固定的电源和地电压因此有时候MOS器件的符号只标出G－D－S三端NMOS衬底接GND，PMOS衬底接VDDDSNMOS

withBulk

ContactDGBGSVDDGNDInputOutputMOS：漏，栅，源，衬栅极的

是靠绝缘的栅氧化层，同半导体表面上的其他三个电极隔开源极和漏极同衬底接触，源漏和衬底的是靠形成的反向PN结源极和漏极之间由两个PN结隔开因此，在MOS器件的工作过程中需要保持源漏同衬底之间的PN结0偏或者是反偏53MOS晶体管的基本结构源漏区：主要目的是形成源漏电极，作为开关的两端沟道区：器件的主要工作区，沟道的长度（L）和宽度（W）直接影响着沟道内的电流GS

T

DS

DS54n

OXDSL

2W

(V

V

1

V

)V

CIMOSFET5556MOS晶体管的结构参数沟道的长度（L）、宽度（W）和栅氧化层厚度（tox）直接影响着沟道电流的大小栅氧化层厚度是由工艺决定的，MOS器件的主要设计参数就是沟道长度和宽度Gateoxiden+SourceDrainpsubstrateBulk

(Body)Field-Oxide(SiO2)n+GateLPolysiliconW57MOS的沟道长度栅长是决定器件尺寸的关键，也是区分不同半导体加工技术换代的标志，是半导体集成度的标志因此也称为关键尺寸（critical

dimension）Gate

oxiden+Drainp

substrateBulk

(Body)Field-Oxide(SiO2)p+

stoppern+PolysiliconGateLWSource58沟道长度的计算源漏区加工过程中掺杂向半导体表面横向扩散实际的沟道长度同设计中图形宽度并不相等toxn+n+Cross

sectionLGate

oxideLdLdLGTop

viewPolysilicongateGate-bulkoverlapSourcen+DrainWn+59MOS的器件宽度沟道电流在W×L的沟道区域内，沿着沟道长

度的方向，在源漏端之间流动；沟道长度越小、宽度越大，电流也越大沟道长度受到加工工艺的限制，一般取允许的最小尺寸，即关键尺寸；而沟道宽度是主要的设计变量Gate

oxiden+Drainp

substrateBulk

(Body)p+

stopperField-Oxide(SiO2)n+PolysiliconGateLWSource沟道宽度的计算对于简单的矩形栅极，沟道宽度就是有源区的宽度而对于复杂形状的mos器件，需要根据实际情况确定沟道宽度源端漏端漏端漏端源端60MOS器件的实际沟道宽度局部氧化LOCOS工艺场氧在有源区边缘形成鸟嘴使得实际的沟道宽度有所减小612、MOS器件的分类，NMOS器件中的载流子是电子，源漏区是n＋区，衬底是p型PMOS器件中的载流子是空穴，源漏区是p＋区，衬底是n型为了产生导电沟道，以及源漏pn结两种器件的端电压极性相反62MOS器件的分类根据工作机制MOS分为增强型和耗尽型一般以n沟道增强型MOS举例，增强型器件在栅压小于阈值电压的时候，无法产生导电沟道耗尽型MOS器件在没有加栅压情况下就有沟道，需要加栅压才能使得沟道6364MOS

Transistors

-Types

and

SymbolsDSNMOS

EnhancementDGDSNMOS

DepletionDGGSSNMOS

withBulk

ContactG相同的电位，为了简便，PMOS

Enhancement只画出3端，而默认衬底接电源/地B应用最多的是增强型NMOS和PMOSMOS作为四端器件有D,G,S,B四个电极在设计中，同类型的MOS器件的衬底一般接65MOS晶体管的输入特性CMOS：增强型NMOS和PMOS目前的数字集成电路中耗尽型MOS较少使用MOS晶体管的分类由于具有源漏同衬底的

，MOS器件同双极器件相比占用面积小，集成度高MOS是绝缘栅结构，即栅极不取电流，输入阻抗高，易于电路间的直接耦合源漏对称结构使得器件具有双向导通特性，设计灵活CMOS结构没有静态短路功耗由于MOS器件是少子导电，需要先产生沟道电荷，然后才能导电，因此速度比双极器件慢67MOS晶体管的结构特点68第二章集成电路制作工艺2.1.1

集成电路加工的基本操作2.1.2

MOS结构和分类2.2.1

N阱CMOS工艺2.2.2

深亚微米CMOS工艺2.3.1

CMOS

IC中的寄生效应2.3.2

CMOS版图设计规则2.3.3

SOI工艺69§2.2.1 N阱CMOS结构和工艺衬底硅片制作阱场区氧化形成硅栅形成源、漏区制作互连线701、硅片的选择<100>晶向无缺陷的单晶硅片8英寸硅片，硅片厚度约700ump型硅片，电阻率为10-50ΩcmNMOS做在衬底上，PMOS在N阱里71CMOS反相器版图：N阱工艺有源区掺杂：NdiffPdiff？722、制作n阱热氧化形成初始氧化层作为阱区注入的掩蔽层在氧化层上开出n阱区窗口注磷在窗口下面形成n阱退火和阱区推进p型衬底氧化层n

阱3、场区氧化LOCOS工艺具体步骤生长薄层SiO2缓冲层淀积氮化硅刻掉场区的氮化硅和缓冲氧化层场区注入热氧化形成场氧化层p型衬底场氧化层n阱场区氧化后p型衬底n阱73场氧向有源区侵蚀问题局部氧化LOCOS工艺场氧在有源区边缘形成鸟嘴在缓冲层二氧化硅上淀积一层多晶硅缓冲层深亚微米工艺一般采用沟槽

STI74场区寄生MOS晶体管防止出现寄生沟道措施:足够厚的场氧化层

场区注硼754、制作硅栅硅栅工艺实现了栅和源、漏区自对准生长缓冲层沟道区注入生长栅氧化层淀积多晶硅多晶硅掺杂光刻和刻蚀形成多晶硅栅

76场氧化层n

阱硅栅栅氧化层P

型衬底775、形成源和漏区场氧化层n阱硅栅栅氧化层n+n+p+

n+p+p+p型衬底n+区作为NMOS源、漏区和n阱引出区硼注入形成PMOS的源漏区和p型衬底接触区786、形成金属互连线场氧化层nn阱p型衬底硅栅氧化层n+n+p+

n+p+p+VssVgVg在整个硅片上淀积氧化层通过光刻在氧化层上开出引线孔在整个硅片上淀积金属层光刻形成需要的金属互连线图形VoutVddn阱CMOS剖面结构P+

n+n+P+

n+P+n

阱p

型硅衬底79VinVoutGNDVDD80第二章集成电路制作工艺2.1.1

集成电路加工的基本操作2.1.2

MOS结构和分类2.2.1

N阱CMOS工艺2.2.2

深亚微米CMOS工艺2.3.1

CMOS

IC中的寄生效应2.3.2

CMOS版图设计规则2.3.3

SOI工艺§2.2.2

深亚微米CMOS结构和工艺深亚微米CMOS工艺的主要改进浅沟槽双阱工艺非均匀沟道掺杂n+/p+两种硅栅极浅的源漏延伸区硅化物自对准栅-源-漏结构多层铜互连821、浅沟槽的缺点常规CMOS工艺中的LOCOS表面有较大的不平整度鸟嘴使实际有源区面积减小高温氧化热应力也会对硅片造成损伤和变形浅沟槽

的优势占用的面积小，有利于提高集成密度不会形成鸟嘴用CVD淀积绝缘层从而减少了高温过程83浅沟槽（STI）P型衬底P型衬底STI浅槽STIP型衬底光刻胶氮化硅（a）（b）（c）（d）84STI抑制窄沟效应85单阱CMOS工艺，阱区浓度较高，阱内器件有较大的衬偏系数和源、漏区pn结电容采用外延双阱工艺的好处由于外延层电阻率很高，可以分别根据NMOS和PMOS性能优化要求选择适当的n阱和p阱浓度阱内的器件可以减少受到α粒子辐射的影响86外延衬底有助于抑制体硅CMOS的寄生闩锁效2、外延双阱工艺873

沟道区的逆向掺杂结构沟道掺杂原子数的随机涨落引起器件阈值电压参数起伏，因此希望沟道表面不（低）掺杂；体内需要高掺杂，抑制穿通电流逆向掺杂技术利用纵向非均匀衬底掺杂，抑制短沟穿通电流逆向掺杂逆向掺杂杂质分布0.25um工艺100个NMOS器件阈值电压统计结果器件阈值分布的标准差减小884、n＋、p＋两种硅栅在CMOS电路中希望NMOS和PMOS的性能对称，这样有利于获得最佳电路性能NMOS和PMOS阈值电压绝对值基本相同如果NMOS和PMOS都选用n+硅栅，则PMOS的负阈值电压绝对值要比NMOS的阈值电压大很多PMOS采用p＋硅栅减小其阈值电压的绝对值，从而获得和NMOS采用n＋硅栅对称的性能895、SDE结构减小源漏区结深有利于抑制短沟效应问题：简单地减小源、漏区结深将使源、漏区寄生电阻增大造成MOS晶体管性能解决办法：使用SDE结构，在沟道两端形成极浅的源、漏延伸区源/漏LLD多晶硅栅源漏延伸区的注入多晶硅栅90916、硅化