章逻辑代数基础及基本逻辑门电路(与“逻辑”有关文档共138张)

逻辑变量只有“真”、“假”两种可能，在逻辑数学中，把“真”、“假”称为逻辑变量的取值，简称逻辑值，也叫逻辑常量。通常用“1”表示“真”，用“0”表示“假”，或者相反。本教材中，若不作特别说明，“1”就代表“真”，“0”就代表“假”。虽然“1”和“0”叫逻辑值或逻辑常量，但是它们没有“大小”的含义，也无数量的概念。它们只是代表逻辑“真”、“假”的两个形式符号。(与二进制0、1不同)第1页，共138页。

一个结论成立与否，取决于与其相关的前提条件是否成立。结论与前提条件之间的因果关系叫逻辑函数。通常记作：F=f(A,B,C,…)

逻辑函数F也是一个逻辑变量，叫做因变量或输出变量。因此它们也只有“1”和“0”两种取值，相对地把A，B，C，…叫做自变量或输入变量。第2页，共138页。2.1“与”“或”“非”基本逻辑运算的定义2.2几种常用逻辑门电路2.3逻辑代数的基本定律及规则2.4逻辑函数的代数化简法2.5逻辑函数的卡诺图化简法本章内容安排第3页，共138页。

2.1“与”、“或”、“非”基本逻辑运算的定义2.1.1“与”运算及“与”门

与运算又叫逻辑乘（LogicMultiplication），其结果又叫逻辑积（LogicProduct）。与运算(逻辑乘)表示这样一种逻辑关系：只有当决定一事件结果的所有条件同时具备时，结果才能发生。例如在图2-1所示的串联开关电路中，只有在开关A和B都闭合的条件下，灯F才亮，这种灯亮与开关闭合的关系就称为与逻辑。第4页，共138页。图2-1与逻辑实例第5页，共138页。表2–1与逻辑的真值表(a)(b)ABFABF假假假真真假真真假假假真000110110001

如果设开关A、B闭合为1，断开为0，设灯F亮为1，灭为0，则F与A、B的与逻辑关系可以用表2-1所示的真值表来描述所谓真值表，就是将自变量的各种可能的取值组合与其因变量的值一一列出来的表格形式。它是描述逻辑功能的一种重要形式。第6页，共138页。

由表2-1可知，上述三个语句之间的因果关系属于与逻辑。其逻辑表达式(也叫逻辑函数式)为：F=A·B读作“F等于A与B”。在不致于混淆的情况下，可以把符号“·”省掉。在有些文献中，也采用∩、∧、&等符号来表示逻辑乘。由表2-1的真值表可知，逻辑乘的基本运算规则为：

0·0=00·1=01·0=01·1=10·A=01·A=A

A·A=A第7页，共138页。

实现“与运算”的电路叫与门，其逻辑符号如图2-2所示，其中图(a)是我国常用的传统符号，图(b)为国外流行符号，图(c)为国家标准符号。图2–2与门的逻辑符号第8页，共138页。

图2-3是一个2输入的二极管与门电路。图中输入端A、B的电位可以取两种值：高电位+5V或低电位0V。设二极管为理想开关，并规定高电位为逻辑1，低电位为逻辑0，那么F与A、B之间逻辑关系的真值表与表2-1相同，因而实现了F=A·B的功能。

图2-3二极管与门第9页，共138页。

2.1.2“或”运算及“或”门（逻辑加）

决定某一结论的所有条件中，只要有一个成立，则结论就成立，这种因果关系叫或逻辑。

图2-4或逻辑实例第10页，共138页。例如，对图2-4所示电路的功能：“只要开关A和开关B有一个闭合，则电灯F点亮”。其真值表如表2-2所示。

(a)(b)ABFABF假假假真真假真真假真真真000110110111表2–2“或”逻辑的真值表第11页，共138页。由表2-2可知，上述三个语句之间的因果关系属于或逻辑。其逻辑表达式为：

F=A+B

读作“F等于A或B”。有些文献也采用∪、∨等符号来表示逻辑加。由表2-2的真值表可知，逻辑加的运算规则为：0+0=00+1=11+0=11+1=1 0+A=A1+A=1A+A=A

实现“或运算”的电路叫或门，其逻辑符号如图2-5所示。其中图(a)为我国常用的传统符号，图(b)为国外流行的符号，图(c)为国标符号。第12页，共138页。图2–5或门的逻辑符号第13页，共138页。

图2-6是一个2输入的二极管或门电路。图中输入端A、B的电位可以取两种值：高电位+5V或低电位0V。设二极管为理想开关，并规定高电位为逻辑1，低电位为逻辑0，则F与A、B之间逻辑关系的真值表与表2-2相同，因此实现了F=A+B的功能。

图2-6二极管或门第14页，共138页。2.1.3“非”运算及“非”门(逻辑反)

若前提条件为“真”，则结论为“假”；若前提条件为“假”，则结论为“真”。即结论是对前提条件的否定，这种因果关系叫非逻辑。例如，对图2-7所示电路的功能作如下描述：

“若开关A闭合，则电灯F就亮”。把以上两个陈述句分别记作A、F，则其真值表如表2-3所示。第15页，共138页。图2–7非门逻辑电路实例图(a)(b)AFAF假真真假0110表2–3非逻辑的真值表第16页，共138页。

由表2-3的真值表可知，上述两个语句之间的因果关系属于非逻辑，也叫非运算或者叫逻辑反。其逻辑表达式为：读作“F等于A非”。通常称A为原变量，为反变量，二者共同称为互补变量。完成“非运算”的电路叫非门或者叫反相器，其逻辑符号如图2-8所示。第17页，共138页。非运算的运算规则是：图2–8非门的逻辑符号(a)常用符号；(b)国外流行符号；(c)国标符号“非”门电路也可由MOS管构成。第18页，共138页。2.2几种常用的逻辑门电路

“与非”逻辑是“与”逻辑和“非”逻辑的组合。先“与”再“非”。其表达式为

实现“与非”逻辑运算的电路叫“与非门”。其逻辑符号如图2-9所示。第19页，共138页。(a)常用符号；(b)国外流行符号；(c)国标符号图2–9与非门的逻辑符号“或非”逻辑是“或”逻辑和“非”逻辑的组合。先“或”后“非”。其表达式为：第20页，共138页。

实现“或非”逻辑运算的电路叫“或非门”。其逻辑符号如图2-10所示。常用符号；(b)国外流行符号；(c)国标符号图2–10或非门的逻辑符号第21页，共138页。

“与或非”逻辑是“与”、“或”、“非”三种基本逻辑的组合。先“与”再“或”最后“非”。其表达式为：

实现“与或非”逻辑运算的电路叫“与或非门”。其逻辑符号如图2-11所示。第22页，共138页。常用符号；(b)国外流行符号；(c)国标符号图2–11与或非门的逻辑符号第23页，共138页。

2.2.1TTL与非门

把若干个有源器件和无源器件及其连线，按照一定的功能要求，制做在同一块半导体基片上，这样的产品叫集成电路。若它完成的功能是逻辑功能或数字功能，则称为逻辑集成电路或数字集成电路。最简单的数字集成电路是集成逻辑门。比较特殊的门比如集电极开路与非门（“OC门”）、三态门（“TS门”）。第24页，共138页。

典型的TTL与非门的电路图如图2-12(a)所示。图2–12典型的TTL与非门电路

(a)电路原理图；(b)多射极三极管的等效电路第25页，共138页。1.有一个输入端输入低电平T2，T5截止T4

，D3导通第26页，共138页。3.6V3.6VT2饱和T5深度饱和T3，T4截止2.两个输入端都输入高电平第27页，共138页。功能表真值表逻辑表达式输入有低，输出为高；输入全高，输出为低。第28页，共138页。

1.电路结构多发射极三极管T1和电阻R１构成输入级。其功能是对输入变量A、B、C实现“与运算”，如图2-13(b)所示。三极管T2和电阻R2、R3构成中间级。其集电极和发射极各输出一个极性相反的电平，分别用来控制三极管T4和T5的工作状态。三极管T3、T4、二极管D和电阻R4、R5构成输出级，它们的功能是非运算。在正常工作时，V4和V5总是一个截止，另一个饱和。第29页，共138页。2.功能分析

(1)输入端至少有一个为低电平(UIL=0.3V)。当输入端至少有一个接低电平UIL(0.3V)时，接低电平的发射结正向导通，则V1的基极电位UB1=UBE1+UIL=0.7+0.3=1V。为使V1的集电结及V2和V5的发射结同时导通，UB1至少应当等于2.1V(UB1=UBC1+UBE2+UBE5)。现在UB1=1V，所以，V2和V5必然截止。由于V2截止，故IC2≈0，R2中的电流也很小，因而R2上的电压很小。因此有第30页，共138页。

该电压使V3和V4的发射结处于良好的正向导通状态，V5处于截止状态，此时输出电压等于高电平(3.6V)。UO=UOH=UC2-UBE3-UBE4此值未计入R2上的压降，所以实际的UOH小于。当UO=UOH时，称与非门处于关闭状态。第31页，共138页。(2)输入端全部接高电平(UIH=3.6V)。V1的基极电位UB1最高不会超过。因为当UB1时，V1的集电结及V2和V5的发射结会同时导通，把UB1钳在UB1=UBC1+UBE2+UBE5。所以，当各个输入端都接高电平UIH(3.6V)时，V1的所有发射结均截止。这时+UCC通过R1使V1的集电结及V2和V5的发射结同时导通，从而使V2和V5处于饱和状态。此时V2的集电极电位为：UC2=UCES2+UBE5≈0.3+0.7=1V第32页，共138页。读作“F等于A或B”。由表2-2可知，上述三个语句之间的因果关系属于或逻辑。(2)两个不同最小项之积为0，即第24页，共138页。解令，则第四步：画出逻辑电路。这时三态门和普通与非门一样，完成“与非”功能，即F=A·B。将原逻辑函数A、B、C取不同值组合起来，得其真值表，而该逻辑函数是将F=1那些输入变量相或而成的，如表所示。UC2=UCES2+UBE5≈0.第83页，共138页。第16页，共138页。多发射极三极管T1和电阻R１构成输入级。例19化简(2)输入端全部接高电平(UIH=3.如直接由该函数式得到电路图，则如图3-3所示。表2–2“或”逻辑的真值表UC2加到V3的基极，由于R4的存在，可以使V3导通。所以，V4的基极电位和射极电位分别为：UB4=UE3≈UC2-UBE3UE4=UCES5可见，V4的发射结偏压UBE4=UB4-UE4=0.3-0.3=0V，所以，V4处于截止状态。在V4截止、V5饱和的情况下，输出电压UO为：UO=UOL=UCES5UO=UOL时，称与非门处于开门状态。第33页，共138页。

综上所述，当输入端至少有一端接低电平(0.3V)时，输出为高电平(3.6V)；当输入端全部接高电平(3.6V)时，输出为低电平(0.3V)。由此可见，该电路的输出和输入之间满足“与非”逻辑关系第34页，共138页。2.2.2几种常用的TTL门电路芯片

4.异或门若两个输入变量A、B的取值相异，则输出变量F为1；若A、

B的取值相同，则F为0。这种逻辑关系叫“异或”逻辑，其逻辑表达式为：读作“F等于A异或B”。“异或”运算也叫“模2加”运算。第35页，共138页。

实现“异或”运算的电路叫“异或门”。其逻辑符号如图2-9所示。图2–9异或门的逻辑符号(a)常用符号；(b)国外流行符号；(c)国标符号第36页，共138页。

若两个输入变量A、B的取值相同，则输出变量F为1；若A、B取值相异，则F为0。这种逻辑关系叫“同或”逻辑，也叫“符合”逻辑。其逻辑表达式为：第37页，共138页。

实现“同或”运算的电路叫“同或门”。其逻辑符号如图2-10所示。图2–10同或门的逻辑符号(a)常用符号；(b)国外流行符号；(c)国标符号第38页，共138页。两变量的“异或”及“同或”逻辑的真值表如表2-4所示。表2-4“异或”及“同或”逻辑真值表AB0001101101101001第39页，共138页。2.2.3两种特殊的门电路（OC门和三态门）

一般的TTL门电路，不论输出高电平，还是输出低电平，其输出电阻都很低，只有几欧姆至几十欧姆。因此不能把两个或两个以上的TTL门电路的输出端直接并接在一起。否则，当其中一个输出高电平，另一个输出低电平时，它们中的导通管，就会在+UCC和地之间形成一个低阻串联通路。因此产生的大电流会导致门电路因功耗过大而损坏。即使门电路不被损坏，也不能输出正确的逻辑电平，从而造成逻辑混乱。图2-17是门1输出高电平，门2输出低电平时，两者的并联情况。第40页，共138页。图2—17两个TTL门输出端并联情况第41页，共138页。

因为门1输出高电平，所以其V4管饱和导通(其V5管截止，图中未画)。而门2输出低电平，所以其V5管饱和导通(其V4管截止，未画)。门1和门2的输出端直接并接后，则UCC经R5和处于饱和导通状态的V4(门1)管和V5(门2)管到参考地，会产生很大的电流。使得两个门电路因功耗过大而损坏。即使侥幸门未损坏，则其输出电平UO为：此值既不属于逻辑高电平，也不属于逻辑低电平。

OC门和三态门是允许输出端直接并接在一起的两种TTL门。第42页，共138页。1.OC门(集电极开路门)OC门的典型电路及逻辑符号如图2-18所示。图2–18OC门电路(a)电路；(b)常用符号；(c)国标符号第43页，共138页。(1)电路结构及功能分析。OC门的电路特点是其输出管的集电极开路。使用时，必须外接“上拉电阻RC”和+UCC相连。多个OC门输出端相连时，可以共用一个上拉电阻RC，如图2-19所示。图2–19多个OC门并联(a)线与逻辑电路；(b)等效逻辑图第44页，共138页。OC门接入上拉电阻RC后，与TTL所示的与非门的差别仅在于用外接电阻RC取代了由V3和V4构成的有源负载。当其输入中有低电平时，V2和V5均截止，F端输出高电平；当其输入全是高电平时，V2和V5导通，只要RC的取值足够大，V5就可以达到饱和，使F端输出低电平。可见OC门外接上拉电阻RC后，就是一个与非门。两个OC门输出端并联的电路如图2-19所示。第45页，共138页。

通过分析可知，由于RC的阻值较大，因此，不论两个OC门处于何种状态，在+UCC和地之间都不会出现低阻通路，电路可以安全工作。两个OC门并联后实现的逻辑功能可用表2-6描述。显然，F与F1、F2之间是“与”逻辑关系，即F=F1·F2由于这种“与”逻辑是两个OC门的输出线直接相连实现的，故称作“线与”。图2-19实现的逻辑表达式为：F=F1·F2=AB·CD

除了TTL与非门可以做成OC门外，其它TTL门也可做成OC门，并且也能实现“线与”或“线或”。第46页，共138页。表2-6逻辑功能表F1F2F000110110001第47页，共138页。(3)OC门的应用。①实现多路信号在总线(母线)上的分时传输，如图2-21所示。图2–21OC门实现总线传输第48页，共138页。②实现电平转换——抬高输出高电平。由OC门的功能分析可知，OC门输出的低电平UOL，高电平UOH≈UCC。所以，改变电源电压可以方便地改变其输出高电平。只要OC门的外接电源大于UCC，即可把输出高电平抬高到UCC的值。OC门的这一特性，被广泛用于数字系统的接口电路，实现前级和后级的电平匹配。第49页，共138页。③用来实现“线与”运算。利用反演律可把图2-19的输出函数变换为：F=AB·CD=AB+CD

第50页，共138页。2.三态门(TS门)

一种三态与非门的电路及逻辑符号如图2-23所示。图2–23三态TTL与非门电路及符号(a)电路；(b)常用符号；(c)国外流行符号；(d)国标符号第51页，共138页。(1)功能分析。在图2-23(a)中，G端为控制端，也叫选通端或使能端。A端与B端为信号输入端，F端为输出端。当G=0(即G端输入低电平)时，晶体管V6截止，其集电极电位UC6为高电平，使晶体管V1中与V6集电极相连的那个发射结也截止。由于和二极管VD的N区相连的PN结全截止，故VD截止，相当于开路，不起任何作用。这时三态门和普通与非门一样，完成“与非”功能，即F=A·B。这是三态门的工作状态，也叫选通状态。第52页，共138页。

当G=1(即G端输入高电平)时，V6饱和导通，UC6为低电平，则VD导通，使UC2被钳制在1V左右，致使V4截止。同时UC6使V1管射极之一为低电平，所以V2、V5也截止。由于同输出端相接的两个晶体管V4和V5同时截止，因而输出端相当于悬空或开路。这时三态门相对负载而言呈现高阻抗，故称这种状态为高阻态或悬浮状态，也叫禁止状态。在禁止状态下，三态门与负载之间无信号联系，对负载不产生任何逻辑功能，所以禁止状态不是逻辑状态，三态门也不是三值逻辑门，叫它“三态门”只是为区别于其它门的一种“方便称呼”。第53页，共138页。该三态门的真值表如表2-7所示。GABF1XX000001010011高阻1110表2-7三态门的真值表第54页，共138页。图2–25三态门的应用(a)三态门用于总线传输；(b)三态门实现双向传送

利用三态门可以实现信号的可控双向传送，如图2-25(b)所示。当G=0时，门1选通，门2禁止，信号由A传送到B；当G=1时，门1禁止，门2选通，信号由B传送到A。第55页，共138页。

2.2.4CMOS传输门

MOS逻辑门是用绝缘栅场效应管制作的逻辑门。在半导体芯片上制作一个MOS管要比制作一个电阻容易，而且所占的芯片面积也小。所以，在MOS集成电路中，几乎所有的电阻都用MOS管代替，这种MOS管叫负载管。在MOS逻辑电路中，除负载管有可能是耗尽型外，其它MOS管均为增强型。MOS逻辑电路有PMOS、NMOS和CMOS三种类型。

PMOS逻辑电路是用P沟道MOS管制作的。由于工作速度低，而且采用负电源，不便和TTL电路连接，故其应用受到限制。第56页，共138页。NMOS逻辑电路是用N沟道MOS管制作的。其工作速度比PMOS电路高，集成度高，而且采用正电源，便于和TTL电路连接。其制造工艺适宜制作大规模数字集成电路，如存储器和微处理器等。但不适宜制作通用型逻辑集成电路。(这种电路要求在一个芯片上制作若干不同类型的逻辑门和触发器。)主要是因为NMOS电路对电容性负载的驱动能力较弱。第57页，共138页。CMOS逻辑电路是用P沟道和N沟道两种MOS管构成的互补电路制作的。和PMOS、NMOS电路相比，CMOS电路的工作速度高，功耗小，并且可用正电源，便于和TTL电路连接。所以它既适宜制作大规模数字集成电路，如寄存器、存储器、微处理器及计算机中的常用接口等，又适宜制作大规模通用型逻辑电路，如可编程逻辑器件等。

MOS门的各项指标的定义和TTL门的相同，只是数值有所差异。第58页，共138页。CMOS传输门

CMOS传输门的电路和符号如图2-29所示。它由一个NMOS管V1和一个PMOS管V2并联而成。V1和V2的源极和漏极分别相接作为传输门的输入端和输出端。两管的栅极是一对互补控制端，C端叫高电平控制端，C端叫低电平控制端。两管的衬底均不和源极相接，NMOS管的衬底接地，PMOS管的衬底接正电源UDD，以便于控制沟道的产生。第59页，共138页。图2–29CMOS传输门(a)电路；(b)符号第60页，共138页。逻辑运算优先级逻辑运算的优先级别决定了逻辑运算的先后顺序。在求解逻辑函数时，应首先进行级别高的逻辑运算。各种逻辑运算的优先级别，由高到低的排序如下：长非号是指非号下有多个变量的非号。2.3逻辑代数的基本定律及规则第61页，共138页。

2.3.1逻辑函数间的相等

逻辑函数相等的概念：设有两个逻辑函数它们的变量都是A1、A2、…An，如果对应于变量A1、A2、…An的任何一组变量取值(共有2n组)，F1和F2的值都相同，则称F1和F2是相等的，记为F1=F2

。若两个逻辑函数相等，则它们的真值表一定相同；反之，若两个函数的真值表完全相同，则这两个函数一定相等。因此，要证明两个逻辑函数是否相等，只要分别列出它们的真值表，看看它们的真值表是否相同即可。第62页，共138页。例：证明：这两个函数都有三个自变量，可以有种22组合，列出真值表如下：可见，对于A，B的每一种取值组合，F1的值都与F2的值相同，故F1=F2。。证明：F1=F2。第63页，共138页。

2.3.2逻辑代数的基本定律

逻辑代数不仅有与普通代数相类似的定律，如交换律、结合律、分配律等，还有本身的一些特殊规律。第64页，共138页。第65页，共138页。第66页，共138页。例如，已知等式（反演律），用函数Y=AC代替等式中的A，根据代入规则，等式仍然成立，即有：逻辑代数运算的三个基本规则

1.代入规则：任何一个含有变量A的等式，如果将所有出现A的位置都用同一个逻辑函数代替，则等式仍然成立。这个规则称为代入规则。这样就得到三变量的摩根定律。同理可将摩根定律推广到n变量第67页，共138页。

2.反演规则：对于任何一个逻辑表达式Y，如果将表达式中的所有“·”换成“＋”，“＋”换成“·”，“0”换成“1”，“1”换成“0”，原变量换成反变量，反变量换成原变量，长非号即两个或两个以上变量的非号不变。那么所得到的表达式就是函数Y的反函数Y（或称补函数）。这个规则称为反演规则。例如：

运用反演规则时应注意两点：①不能破坏原式的运算顺序——先算括号里的，然后按“先与后或”的原则运算。②不属于单变量上的非号应保留不变。第68页，共138页。

反函数的定义：对于输入变量的所有取值组合，函数F1和F2的取值总是相反，则称F1和F2互为反函数。记作：

由前面可知，两变量的“异或逻辑”和“同或逻辑”互为反函数。即第69页，共138页。

3.对偶规则

对于任何一个逻辑函数，如果将其表达式F中所有的算符“·”换成“+”,“+”换成“·”，常量“0”换成“1”，“1”换成“0”，而原、反变量保持不变，则得出的逻辑函数式就是F的对偶式，记为F′(或F*)。例如：以上各例中F′是F的对偶式。不难证明F也是F′对偶式。即F与F′互为对偶式。第70页，共138页。注意，在求对偶式时，为保持原式的逻辑优先关系，应正确使用括号，否则就要发生错误。如其对偶式为如不加括号，就变成显然是错误的。第71页，共138页。

任何逻辑函数式都存在着对偶式。若原等式成立，则对偶式也一定成立。即，如果F=G,则F′=G′。这种逻辑推理叫做对偶原理，或对偶规则。

必须注意，由原式求对偶式时，运算的优先顺序不能改变，且式中的非号也保持不变。观察前面逻辑代数基本定律和公式，不难看出它们都是成对出现的，而且都是互为对偶的对偶式。例如，已知乘对加的分配律成立，即A(B+C)=AB+AC，根据对偶规则有，A+BC=(A+B)(A+C)，即加对乘的分配律也成立。第72页，共138页。第73页，共138页。第74页，共138页。2.3.4几个附加公式除了前面的基本公式外，若进一步掌握一些附加公式，则在许多场合将是更方便的。公式说明如果一变量x和函数f相“与”，且f中又包含x变量的原、反变量形式，则函数f中的所有x原变量可用“1”代替，反变量可用“0”代替。这是因为第75页，共138页。例：化简例：化简此公式是应用前面公式的结果。此公式的应用背景是希望将变量A及提取出来时。第76页，共138页。2.4逻辑函数的代数化简法2.4.1“与或”式及“或与”式逻辑变量的逻辑“与”运算叫“与”项，“与”项的逻辑“或”运算构成逻辑函数的“与或”式，也就是“积之和”形式。逻辑变量的逻辑“或”运算叫“或”项，“或”项的逻辑“与”运算构成逻辑函数的“或与”式，也就是“和之积”形式。“与或”式、“或与”式是逻辑表达式中最基本的两种形式，其他形式的表达式可以转换为这两种形式，它们之间也可以相互转换。第77页，共138页。2.4.2最小项及最大项1.最小项（Minterm）最小项标准式是以“与或”形式出现的标准式。最小项：对于一个给定变量数目的逻辑函数，所有变量参加相“与”的项叫做最小项。在一个最小项中，每个变量只能以原变量或反变量出现一次。例如，一个变量A有二个最小项：二个变量AB有四个最小项：第78页，共138页。三个变量ABC有八个最小项：

以此类推，四个变量ABCD共有24=16个最小项，n变量共有2n个最小项。最小项通常用mi表示。

最小项标准式：全是由最小项组成的“与或”式，便是最小项标准式(不一定由全部最小项组成)。例如第79页，共138页。2.由一般式获得最小项标准式(1)代数法。对逻辑函数的一般式采用添项法，例如由上式可看出，第二项缺少变量A，第三项缺少变量B，我们可以分别用和乘第二项和第三项，其逻辑功能不变。第80页，共138页。(2)真值表法。将原逻辑函数A、B、C取不同值组合起来，得其真值表，而该逻辑函数是将F=1那些输入变量相或而成的，如表所示。表

某逻辑函数的真值表第81页，共138页。从真值表上找得到最小项的下标下角标i值是这样确定的：变量按一定次序排列，如果“与”项中文字以反变量形式出现，则记0；以原变量形式出现，则记1。这样构成的二进制数成为转换码，对应的十进制数就是该最小项的下角标i的值。同时，为了说明函数中变量的数目，可以给mi加上一个上角标n，它说明该最小项是由n个变量组成的。第82页，共138页。表3–5三变量最小项的编号第83页，共138页。3.最大项（Maxterm）

最大项标准式是以“或与”形式出现的标准式。最大项：对于一个给定变量数目的逻辑函数，所有变量参加相“或”的项叫做最大项。在一个最大项中，每个变量只能以原变量或反变量出现一次。例如，一个变量A有二个最大项：二个变量AB有四个最大项：第84页，共138页。

三个变量ABC有八个最大项：以此类推，四个变量ABCD共有24=16个最大项，n变量共有2n个最大项。最大项通常用Mi表示。最大项标准式：全是由最大项组成的“或与”式，便是最大项标准式(不一定由全部最大项组成)。上下角标的确定。第85页，共138页。最小项、最大项的性质(1)对任何一个最小项来说，只有一组变量的取值使得它的值为“1”，而在其它任何变量取值组合时，这个最小项的值都是“0”。不同最小项取值为“1”的变量取值不同。(2)两个不同最小项之积为0，即(3)对任何变量的函数式来讲，全部最小项之和为1，即第86页，共138页。同理，可得到最大项的性质。(1)对任何一个最大项来说，只有一组变量的取值使得它的值为“0”，而在其它任何变量取值组合时，这个最大项的值都是“1”。不同最大项取值为“0”的变量取值不同。(2)两个不同最大项之和为1，即(3)对任何变量的函数式来讲，全部最大项之积为0，即第87页，共138页。2.4.3代数化简法1逻辑函数与逻辑图图3–2函数的逻辑图第88页，共138页。

从逻辑问题概括出来的逻辑函数式，不一定是最简式。化简电路，就是为了降低系统的成本，提高电路的可靠性，以便用最少的门实现它们。例如函数如直接由该函数式得到电路图，则如图3-3所示。图3-3F原函数的逻辑图第89页，共138页。

但如果将函数化简后其函数式为F=AC+B只要两个门就够了，如图3-4所示。图3–4函数化简后的逻辑图第90页，共138页。逻辑函数化简的原则逻辑函数化简，并没有一个严格的原则，通常遵循以下几条原则：

(1)逻辑电路所用的门最少；

(2)各个门的输入端要少；

(3)逻辑电路所用的级数要少；

(4)逻辑电路能可靠地工作。第91页，共138页。“与或”逻辑函数的化简

1.应用吸收定律

任何两个相同变量的逻辑项，只有一个变量取值不同(一项以原变量形式出现，另一项以反变量形式出现)，我们称为逻辑相邻项(简称相邻项)。如AB与，ABC与都是相邻关系。如果函数存在相邻项，可利用吸收定律1，将它们合并为一项，同时消去一个变量。第92页，共138页。例6解

有时两个相邻项并非典型形式，应用代入法则可以扩大吸收定律1的应用范围。例7解令，则第93页，共138页。例8解令第94页，共138页。例9解利用等幂律，一项可以重复用几次。第95页，共138页。例10其中与其余四项均是相邻关系，可以重复使用。解所以第96页，共138页。2.应用吸收定律

利用它们，可以消去逻辑函数式中某些多余项和多余因子。若式中存在某单因子项，则包含该因子的其它项为多余项，可消去。如其它项包含该因子的“反”形式，则该项中的“反”因子为多余变量，可消去。例11解第97页，共138页。例12解令,则第98页，共138页。例13解令第99页，共138页。3.应用多余项定律例14解例15解第100页，共138页。例16

化简解第101页，共138页。4.综合例子例17化简解第102页，共138页。5.拆项法例18

化简

解直接用公式已无法再化简时，可采用拆项法。拆项法就是用去乘某一项，将一项拆成两项，再利用公式与别的项合并达到化简的目的。此例就是用和分别去乘第三项和第四项，然后再进行化简。化简过程如下：第103页，共138页。6.添项法在函数中加入零项因子，利用加进的新项，进一步化简函数。例19化简

解第104页，共138页。2.5逻辑函数的卡诺图化简法2.5.1卡诺图第105页，共138页。2.5.2卡诺图化简法

卡诺图的结构特点是需保证逻辑函数的逻辑相邻关系，即图上的几何相邻关系。卡诺图上每一个小方格代表一个最小项。为保证上述相邻关系，每相邻方格的变量组合之间只允许一个变量取值不同。为此，卡诺图的变量标注均采用循环码。一变量卡诺图：有21=2个最小项，因此有两个方格。外标的0表示取A的反变量，1表示取A的原变量。其图如图3-5(a)所示。第106页，共138页。

二变量卡诺图：有2２=4个最小项，因此有四个方格。外标的0、1含义与前一样。其图如图3-5(b)所示。三变量卡诺图：有23=8个最小项，其卡诺图如图3-5(c)所示。四变量、五变量卡诺图分别有24=16和25=32个最小项，其卡诺图如图3-5(d)和3-5(e)所示。第107页，共138页。图3–51~5变量的卡诺图第108页，共138页。

若将逻辑函数式化成最小项表达式，则可在相应变量的卡诺图中，表示出这函数。如，在卡诺图相应的方格中填上1，其余填0，上述函数可用卡诺图表示成图3-6。如逻辑函数式是一般式，则应首先展开成最小项标准式。实际中，一般函数式可直接用卡诺图表示。第109页，共138页。图3–6逻辑函数用卡诺图表示第110页，共138页。

例21将用卡诺图表示。

解我们逐项用卡诺图表示，然后再合起来即可。：在B=1,C=0对应的方格(不管A，D取值)，得m4、m5、m12、m13，在对应位置填1；：在C=1,D=0所对应的方格中填1，即m2、m6、m10、m14；：在B=0，C=D=1对应方格中填1，即m3、m11；第111页，共138页。

：在A=C=0,D=1对应方格中填1，即m1、m5；

ABCD：即m15。图3–7逻辑函数直接用卡诺图表示第112页，共138页。3.3.5相邻最小项合并规律

(1)两相邻项可合并为一项，消去一个取值不同的变量，保留相同变量；

(2)四相邻项可合并为一项，消去两个取值不同的变量，保留相同变量，标注为1→原变量，0→反变量；

(3)八相邻项可合并为一项，消去三个取值不同的变量，保留相同变量，标注与变量关系同上。第113页，共138页。

按上规律，不难得16个相邻项合并的规律。这里需要指出的是：合并的规律是2n个最小项的相邻项可合并，不满足2n关系的最小项不可合并。如2、4、8、16个相邻项可合并，其它的均不能合并，而且相邻关系应是封闭的，如m0、m1、m3、m2四个最小项，m0与m1，m1与m3，m3与m2均相邻，且m2和m0还相邻。这样的2n个相邻的最小项可合并。而m0、m1、m3、m7，由于m0与m7不相邻，因而这四个最小项不可合并为一项。第114页，共138页。图3–8相邻最小项合并规律第115页，共138页。3.3.6与或逻辑化简

运用最小项标准式，在卡诺图上进行逻辑函数化简，得到的基本形式是与或逻辑。其步骤如下：

(1)将原始函数用卡诺图表示；

(2)根据最小项合并规律画卡诺圈，圈住全部“１”方格；

(3)将上述全部卡诺圈的结果，“或”起来即得化简后的新函数；

(4)由逻辑门电路，组成逻辑电路图。第116页，共138页。例22

化简解第一步：用卡诺图表示该逻辑函数。：对应m3、m11对应m4、m5、m12、m13对应m1、m5对应m10、m11图3-9例22函数的卡诺图表示第117页，共138页。

第二步：画卡诺圈圈住全部“１”方格。具体化简过程见图3-10。为便于检查，每个卡诺圈化简结果应标在卡诺图上。图3—10例22的化简过程第118页，共138页。

第三步：组成新函数。每一个卡诺圈对应一个与项，然后再将各与项“或”起来得新函数。故化简结果为第四步：画出逻辑电路。图3—11例22化简后的逻辑图第119页，共138页。解化简过程如图3-27所示，由于m11和m15对化简不利，因此就没圈进。这样的2n个相邻的最小项可合并。所以，改变电源电压可以方便地改变其输出高电平。011图2–19多个OC门并联第68页，共138页。0