南昌大学2018-2019-1数字逻辑考试试卷A卷_第1页
南昌大学2018-2019-1数字逻辑考试试卷A卷_第2页
南昌大学2018-2019-1数字逻辑考试试卷A卷_第3页
南昌大学2018-2019-1数字逻辑考试试卷A卷_第4页
南昌大学2018-2019-1数字逻辑考试试卷A卷_第5页
已阅读5页,还剩4页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

第第页共6页zyiLDIDoDiD2D3芯片逻辑符号如下(CO为进位输出,计满输出高电平):741615、试用“代数法”分析图示逻辑电路(按步骤依次求解,画出状态表和状态图)。假定电路初始状态为“00”,说明该电路逻辑功能。(无需假定输入序列作时间图)(10分)6、试根据常用中规模4位二进制加法器74161功能表实现一个50进制的计数器。要求各芯片时钟同步,且注意必须用预置数方法设计,要求画出接线图,允许附加适当的门电路实现。(10分)74161功能表如下:CP鬲l5EPET.r-乍狀森X0XXX异步渭零JL10XX同步置数X1101保持X11X1俚持(f'LC=O)TL1111—EP4et—>CP:7、画出用555定时器构成的多谐振荡器的电路图(无需标注器件具体数值),设电源电压为V,5脚不ICC!外加控制电压,写出振荡器振荡周期、频率的计算公式,并定性画出(标注阈值电压、充放电时间、周期)i该振荡器电容Vc充放电波形和输出Vo的工作波形。(10分)\8、下列函数描述的电路是否可能发生竞争?竞争结果是否会产生险象?什么情况下产生险象?若产生险i象,试用增加冗余项的方法消除。(5分)\(1)

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论