实验6寄存器也是最常用时序逻辑电路一种存储电路_第1页
实验6寄存器也是最常用时序逻辑电路一种存储电路_第2页
免费预览已结束，剩余1页可下载查看

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

实验6由N个锁存器或触发器可以构成N位寄存器。寄存存器，如图所示load信号1in被送入或或门的另一个输入端为0，此时D=in，所以在下一个时钟里q=in。当load0时，q0D=q，因此在下一个时钟周期里q值保持先前的值不变。QQQQDq1用Verilog语言设计寄存器也很简单，如程序1所示程序 outputregalways@(posedgeclk)if(clr==1)q<=elseif(load==q<=程序1的程序的仿真图如图2所示21位（1）端的，0端、输入端和置位端的寄存器的逻辑示意

qq31221位寄存器组合在一起，这些寄存器共用一个时钟器、数据寄存器等。程序2是利用Verilog语言设计寄存器的例子。程序 四位寄存 [3:0]d;always@(posedgeclk)if(clr==1)q<=elseif(load==程序2实现的电路的功能仿真图如图3所示移位寄存

45a4个D触发器构成的简单向右移位寄存器，数据从移位寄一个触发器。图5b是一个此移位寄存器的序列传递实例。

DSETDSETCLRDSETCLRDSETCLRDSETCLR1000001000101001101011101011100011100011实验内

5高/8位的数据输入到寄存器中，即给寄存器赋QQ[0],Q[7：1]}；//QQ[7],Q[7：1]}；//1VerilogHDL语言设计一个移位寄存器，并进行仿真查看移1000001010011100101110111Nexys4开发板上的按钮作为时钟输入端，即按钮按下，]”利用移位寄存器实现随机数发生器（选做

人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论