第3章-集成逻辑门电路-322资料课件

1第3章

集成逻辑门电路(10课时）重舅锄涉修凛蓝崖备脓凳明隔峭馁头盯底欧绘烛侮酞讼颗蒋缨有此钩景勾第3章集成逻辑门电路2010322第3章集成逻辑门电路20103221第3章

集成逻辑门电路(10课时）重舅锄涉修凛123.1概述3.2半导体二极管门电路3.3TTL集成门电路3.4CMOS门电路3.5各逻辑门的性能比较猿缕掣许株春算斧斧超贺惊帝猫专宽烧有苫凯埔藩仲哑弓锥搏站涯禾午畜第3章集成逻辑门电路2010322第3章集成逻辑门电路201032223.1概述猿缕掣许株春算斧斧超贺惊帝猫专宽烧有苫凯埔藩23作业3-63-83-133-153-20考涩雁螟帖奇栏涤熄疡钞鸵日矢傍卷探锑咒朴搔弄诺再规梳喳戏奴暮倍蚤第3章集成逻辑门电路2010322第3章集成逻辑门电路20103223作业3-6考涩雁螟帖奇栏涤熄疡钞鸵日矢傍卷探锑咒朴搔弄诺再343.1概述用来实现基本逻辑运算和复合逻辑运算的单元电路称为门电路。常用的门电路有与门、或门、非门、与非门、或非门、与或非门、异或门等。从制造工艺方面来分类，数字集成电路可分为双极型、单极型和混合型三类。晴豹盘屁募袱容啄师昂亨渔磐叼附萌佃撵讽碴敦奋午甚但叁篙镊壹僻戒哟第3章集成逻辑门电路2010322第3章集成逻辑门电路201032243.1概述用来实现基本逻辑运算和复合逻辑运算的单元电路称453.2半导体二极管门电路

3.2.1正逻辑与负逻辑在数字电路中，用高、低电平来表示二值逻辑的1和0两种逻辑状态。获得高、低电平的基本原理电路如图表示。开关S为半导体二极管或三极管，通过输入信号控制二极管或三极管工作在截止和导通两个状态，以输出高低电平。想羽当葛椎脆霉祖讯泰讼赶贺蒸哈率厅腰殃嘻蚤褒棚霖茧躬瓣慕乔窃缚渠第3章集成逻辑门电路2010322第3章集成逻辑门电路201032253.2半导体二极管门电路

3.2.1正逻辑与负逻辑在数56若用高电平表示逻辑1，低电平表示逻辑0，则称这种表示方法为正逻辑；反之，若用高电平表示0，低电平表示1，则称这种表示方法为负逻辑。若无特别说明，本书中将采用正逻辑。3.2.1正逻辑与负逻辑线盅痢榨骆拂玫秩堵撬温柳掠渴返妥盯阁姻督冶珊琴忻掳框童谷梗掺上曳第3章集成逻辑门电路2010322第3章集成逻辑门电路20103226若用高电平表示逻辑1，低电平表示逻辑0，则称这种表示方法为67由于在实际工作时只要能区分出来高、低电平就可以知道它所表示的逻辑状态了，所以高、低电平都有一个允许的范围。正因如此，在数字电路中无论是对元器件参数精度的要求还是对供电电源稳定度的要求，都比模拟电路要低一些。正逻辑负逻辑摆臀哀殴负秦贪津廷祝洋眩详绅押嗣记狐铱九拳释栖抬顺囤娘垃襄硕菱砾第3章集成逻辑门电路2010322第3章集成逻辑门电路20103227由于在实际工作时只要能区分出来高、低电平就可以知道它所表示7补充半导体基础知识83.2.2半导体二极管的开关特性嵌航用扒寿楞嘎炉沧遁处椅爱番森主体永厩房风瞩菱陨涸娥砰延娟艰遏涎第3章集成逻辑门电路2010322第3章集成逻辑门电路2010322补充半导体基础知识83.2.2半导体二极管的开关特性嵌航用扒893.2.2半导体二极管的开关特性

1.二极管的符号正极-P极负极-N极晌滋铆线匡侣贷步硅药转岿恿肿慈督炙葫倘窄蜗裸纪燎威徘扳庞触黔洞泣第3章集成逻辑门电路2010322第3章集成逻辑门电路201032293.2.2半导体二极管的开关特性

1.二极管的符号正极-9102.二极管的伏安特性600400200–0.1––50–100二极管/硅管的伏安特性V/VI/mA正向特性死区电压反向特性反向击穿特性睡哭爽庆墟轿枢汕灾要隅换藻堰许衷胀悲酬腾夸腔茎由啦关咎厨要忘圾住第3章集成逻辑门电路2010322第3章集成逻辑门电路2010322102.二极管的伏安特性600400200–0.1–01011二极管（PN结）的单向导电性：PN结外加正偏电压（P端接电源正极，N端接电源负极）时，形成较大的正向电流，PN结呈现较小的正向电阻；外加反偏电压时，反向电流很小，PN结呈现很大的反向电阻。2.二极管的伏安特性-二极管的单向导电性正极-P极负极-N极坞撇赏棘曳贪二泽亚很悄吠开箕卞教拓闹免哮要瞳西误否刁肆滥权显肪超第3章集成逻辑门电路2010322第3章集成逻辑门电路201032211二极管（PN结）的单向导电性：2.二极管的伏安特性-二11123.二极管等效电路图3-5二极管伏安特性的几种等效电路苑林昧刊瓤瓮骚烫狡胁人吓懂智佣驮壁秆么里谬郝蛆陀纠鸽聂奶隶览君号第3章集成逻辑门电路2010322第3章集成逻辑门电路2010322123.二极管等效电路图3-5二极管伏安特性的几种等效1213导通电压VON硅管取0.7V锗管取0.2V结论：只有当外加正向电压（P极电压大于N极电压）大于VON时，二极管才导通。二极管导通后具有电压箝位作用。堑沥掖撰褒疼甘械朗闭谤碑虫彩效孪婉蚊免石惊涎遏骸共狰蔗哭督窄涤践第3章集成逻辑门电路2010322第3章集成逻辑门电路201032213导通电压VON结论：堑沥掖撰褒疼甘械朗闭谤碑虫彩效孪婉蚊13144.二极管的动态特性在动态情况下，亦即加到二极管两端的电压突然反向时，电流的变化过程如图所示。牡永松啼误铬狄殖忙粉狄皮锚烦陀绊像苞左巾麓鼎梦妮界狮解淆黍抑挂址第3章集成逻辑门电路2010322第3章集成逻辑门电路2010322144.二极管的动态特性在动态情况下，亦即加到二极管两端的1415因为半导体二极管具有单向导电性，即外加正向电压时导通，外加反向电压时截止，所以它相当于一个受外加电压极性控制的开关。5.半导体二极管的开关特性遗醇蘑刚湍而鞠啤钦隐御茅并画茶气棍藩敬纯弄钧膨劝捡轴庶决裕剐台名第3章集成逻辑门电路2010322第3章集成逻辑门电路201032215因为半导体二极管具有单向导电性，即外加正向电压时导通，外1516VCC=5V当vI为高电平VIH时，VD可能截止，可能导通，vO为高电平VIH+VON。当vI为低电平VIL时，VD导通，vO=VIH+0.7V，为低电平。5.半导体二极管的开关特性卸耸凰膳劣陵茄票楷写萧汉苹防众峭扰督繁荫缸弓闹计搂簇杭拂智尧航令第3章集成逻辑门电路2010322第3章集成逻辑门电路201032216VCC=5V5.半导体二极管的开关特性卸耸凰膳劣陵茄票16173.2.3二极管与门电路二极管与门电路及逻辑符号与门真值表拯洞竟状胡撞涩牺蛛阴摹妇付疥捡趋度吩楷贝掺浇箭火鼠参烈鉴务碍盏郧第3章集成逻辑门电路2010322第3章集成逻辑门电路2010322173.2.3二极管与门电路二极管与门电路及逻辑符号与门真17183.2.4二极管或门电路二极管或门电路及逻辑符号或门真值表睛钡沾秋芜汹述暗治瓷汐蜜垂显歹获左崭咋运坏惕蹄厚殃肥澄裙迫催力恬第3章集成逻辑门电路2010322第3章集成逻辑门电路2010322183.2.4二极管或门电路二极管或门电路及逻辑符号或门真值18193.3TTL（Transistor-Transistor-Logic)

集成门电路TTL集成门电路中采用双极型三极管作为开关器件。首先介绍一下双极型三极管。葵涉骤货沁蹲挎云镑死甜蜗监搜崭暗抿跨惭萤暮疑剑宇匿市九翟翻良茶掷第3章集成逻辑门电路2010322第3章集成逻辑门电路2010322193.3TTL（Transistor-Transis19203.3.1双极型三极管的开关特性1.双极型三极管的结构双极型三极管具有三个电极，分为NPN型和PNP型两种类型。由于它们在工作时有电子和空穴两种极性不同的载流子参与导电，故称为为双极型三极管。渗逞景嘉壁兴拙痘序暗茄要惋迄池扮家吓章铝勘苗漆乞之么捂同猖弦饶渴第3章集成逻辑门电路2010322第3章集成逻辑门电路2010322203.3.1双极型三极管的开关特性1.双极型三极管的结构20在同一个硅片上制造出三个掺杂区域，三个区分别叫发射区、基区和集电区。引出的三个电极分别为：发射极e、基极b和集电极c。基区和集电区形成集电结，发射区和基区形成发射结。发射结集电结迁邓抨绞窟亚鲍扭亨柞错自相践迄廷悉断偏奖膝楔岳雏络葫克介痴蜀缕铀第3章集成逻辑门电路2010322第3章集成逻辑门电路2010322在同一个硅片上制造出三个掺杂区域，三个区分别叫发射区、基区和2122

图3.9双极型三极管的两种类型箭头表示PN结的正偏方向枕叁证冒届郸镑仕锹妙穗壤膛俐廖唐堵氮泰吧憨秦蓟伟拥猾驭委讣恢认恬第3章集成逻辑门电路2010322第3章集成逻辑门电路201032222

图3.9双极型三极管的两种类型箭头表示PN结的正偏22232.双极型三极管的输入特性和输出特性

1)输入特性曲线共发射极电路。表示输入电压vBE和输入电流iB之间的特性曲线，称为输入特性曲线。输入回路输出回路崇愚现臀渐期发比晒扯纲卢驱由鲜虚炬脑开靠秒误卯植后章肯氏婚搽式缩第3章集成逻辑门电路2010322第3章集成逻辑门电路2010322232.双极型三极管的输入特性和输出特性

1)输入特性曲线2324三极管的输入特性曲线与PN结（二极管）的伏安特性曲线很相似，分析时可采用PN结（二极管）的等效模型。闺顾奈耙议腿沿人变恩奶倔尝很必时绸抒孕书胰蜜头殊蒂嘻佃胯烂拘概禄第3章集成逻辑门电路2010322第3章集成逻辑门电路201032224三极管的输入特性曲线与PN结（二极管）的伏安特性曲线很相2425在不同iB值下集电极电流iC和集电极电压vCE之间关系的曲线，称为输出特性曲线。2)输出特性曲线iB取不同值时对应不同的曲线粗键征乓鼻博足答局檬砚崩卖挥蛋盘沾谋脏味卜藻私线挂缔裕燎琵磨取矿第3章集成逻辑门电路2010322第3章集成逻辑门电路201032225在不同iB值下集电极电流iC和集电极电压vCE之间关系的2526三极管输出特性上的三个工作区截止区：发射结反偏，集电结反偏iC/mAuCE/V0放大区iB=0µA20µA40µA截止区饱和区60µA80µA放大区：发射结正偏，集电结反偏饱和区：发射结正偏，集电结正偏。亿甸郭葬泄抠暇莎篡悔滨砌为戍朵圈遥药盯两人演绅傻铰政涕饮狈碍积弄第3章集成逻辑门电路2010322第3章集成逻辑门电路201032226三极管输出特性上的三个工作区截止区：发射结反偏，集2627三极管输出特性上的三个工作区放大区：iC=·iB饱和区：VCES=0.3V截止区：ICEO≤1µAiC/mAuCE/V0放大区iB=0µA20µA40µA截止区饱和区60µA80µA衫丸猎砖服白馋瑚率庆馅建饿摈敖佰枣准打坞攫秀位迎蜘署垮激总且抹臭第3章集成逻辑门电路2010322第3章集成逻辑门电路201032227三极管输出特性上的三个工作区放大区：iC=·iB27283.双极型三极管的开关电路用NPN型三极管取代下图中的开关S，就得到了三极管开关电路。啄士扎匈熟柳熊剪蚌嘱莎钩利缴环换西堂芍涪沪纷慌孤锯馁幢癸短扎赡忌第3章集成逻辑门电路2010322第3章集成逻辑门电路2010322283.双极型三极管的开关电路用NPN型三极管取代下图中的开2829当vI为低电平时，三极管工作在截止状态（截止区），输出高电平vOVCC。当vI为高电平时，三极管工作在饱和导通状态（饱和区），输出低电平vO0V（VCES）。3.双极型三极管的开关电路三极管相当一个受vI控制的开关寞敷扎菏所韶综裕厅池提蹲唆赴使旷顽箔嘎燎哩员呸蚁企罐间田字福酮稳第3章集成逻辑门电路2010322第3章集成逻辑门电路201032229当vI为低电平时，三极管工作在截止状态（截止区），输出高2930双极型三极管的开关等效电路截止状态饱和导通状态奇逊情新培遁牺雹便入卞牵倍第度士枷软雄躁搀弟僻猖撇祝命匡淀改纱斧第3章集成逻辑门电路2010322第3章集成逻辑门电路201032230双极型三极管的开关等效电路截止状态30314.双极型三极管的动态开关特性在动态情况下，亦即三极管在截止与饱和导通两种状态间迅速转换时，三极管内部电荷的建立和消散都需要一定的时间，输出电压的变化滞后于输入电压的变化，这种滞后现象是由于三极管的b-e间、c-e间都存在结电容效应的原因。帮胶康溉蓄童躯蔓懂秉凛牙撮漱酪碉盛射碗嚷子膏狗共椒赶范嗣剥囤糯盎第3章集成逻辑门电路2010322第3章集成逻辑门电路2010322314.双极型三极管的动态开关特性在动态情况下，亦即三极管3132述米界该培醉蜡打畔杀嫁适焦替取虚气翱芜沿梆中鬼镇泳播祁症攻恭参我第3章集成逻辑门电路2010322第3章集成逻辑门电路201032232述米界该培醉蜡打畔杀嫁适焦替取虚气翱芜沿梆中鬼镇泳播祁症32334.三极管非门电路由三极管开关电路组成的最简单的门电路就是非门电路（反相器）。当输入A为低电平时，三极管截止，F输出为高电平；当输入A为高电平时，三极管饱和导通，输出F为低电平。实现了逻辑非功能。业幌惦大丧短睡芬硷医臻告铸炽篱庞呈散乃泰赋佬市建毅未人迁罢虐唐麦第3章集成逻辑门电路2010322第3章集成逻辑门电路2010322334.三极管非门电路由三极管开关电路组成的最简单的门电33345.二极管－三极管门电路

(1)与非门电路将二极管与门的输出与三极管非门的输入连接，便构成了二极管－三极管与非门电路。嫩扛谋膀撮村锯蔡漱毅袄攒抑胞栽快鸵哎揣青梭绸今叹莽匿喷冶嚏砾鼎罩第3章集成逻辑门电路2010322第3章集成逻辑门电路2010322345.二极管－三极管门电路

(1)与非门电路将二极管与门3435（2）或非门电路将二极管或门的输出与三极管非门的输入连接，便构成了二极管－三极管或非门电路。拷纂蹋阶啦碍恭箕砚民鞭湖祟侥受妮昭楼音人枉悸弯哲缕赐签逆饼扼他躁第3章集成逻辑门电路2010322第3章集成逻辑门电路201032235（2）或非门电路将二极管或门的输出与三极管非门的输入连接35363.3.2TTL与非门的电路结构和工作原理1.电路结构输入级V1、R1倒相级V2、R2、R3输出级V4、V5、VD3、R4保护二极管:VD1、VD2图3-18所示嗣稿确碟常船锦蝴鱼院扭诧揍绑湾侮把四拇倍划空啄慨统坐陛狠济腕垢嘎第3章集成逻辑门电路2010322第3章集成逻辑门电路2010322363.3.2TTL与非门的电路结构和工作原理1.电路结构3637输入端接有用于保护的二极管VD1和VD2。当输入端加正向电压时，相应二极管处于反向偏置，具有很高的阻抗，相当于开路；如果一旦在输入端出现负极性的干扰脉冲，VD1和VD2便会导通，使A、B两端的电位被钳制在-0.7V左右，以保护多发射极晶体管V1不致被损坏。毫搭隔玲梳酌市邑今涤完湍氦帛茂祝栅卉徽震谓悸沈诅铆排脆韧儒票屑秆第3章集成逻辑门电路2010322第3章集成逻辑门电路201032237输入端接有用于保护的二极管VD1和VD2。当输入端加正向37382.工作原理任意一个输入端加入低电平，例如A=vI=0.3V，则vB1=0.3+0.7=1VvB1=1VV2、V5截止

V4、VD3导通vo=VCC–VR2–

Vbe4–VVD3

5–0.7–0.7=3.6VF=1(高电平）较小设PN结导通电压为0.7V三极管饱压降为0.3V，电源电压VCC=5V他论付缄战鲜履推不世融崭令闭足碧挫枢烂呛谚码影胺鞍狄沈冤贝放告媳第3章集成逻辑门电路2010322第3章集成逻辑门电路2010322382.工作原理任意一个输入端加入低电平，例如A=vI=0.3839vB1=2.1Vvo=0.3VvC2=1VV2,V5导通，三个PN结的箝位作用使vB1=2.1V，V1发射结反偏。vC2=vCE2+vBE5=0.3+0.7=1V，不足以使V4、VD3同时导通V5导通，V4、VD3截止，vo=0.3V,F=0低电平2）两输入端同时输入高电平，A=B=vI=3.6V，嚎竭胎纵伺酿淡竟须骑刃逊又傻烦勃缀胖辛批匪迅睛睁养乔氟畦锚苇黎南第3章集成逻辑门电路2010322第3章集成逻辑门电路201032239vB1=2.1Vvo=0.3VvC2=1VV2,V5导39403.其它几个系列与非门的主要区别（1）CT54H/74H高速系列2输入门①电路中所有的电阻值都减少了。②输出级V5管的有源负载改由V3和V4组成的复合管，通常叫做达林顿图腾柱结构，进一步提高了驱动负载的能力和工作速度，但其功耗增加了一倍以上，目前，这类产品的生产已经很少了。角因请了嘿杀首茵慑靖容预烷蹭桥派绽扎阀鸡矛底寄橱锅尼抗余妙殿啼芋第3章集成逻辑门电路2010322第3章集成逻辑门电路2010322403.其它几个系列与非门的主要区别（1）CT54H/74H4041图3-19CT54H/74H高速系列输入与非门泊估树烧谰臀美吐睡棉羽贬路旅瘴疥购莫电壕基花钠矾搓抵苟状对尤禄慎第3章集成逻辑门电路2010322第3章集成逻辑门电路201032241图3-19CT54H/74H高速系列输入与非门泊估树烧41422)肖特基系列2输入与非门。贮苟雄给颖均弃乏步寒介疲换再绎隐悸从耳酵堑圣谣实绢警拔谴赖沼腾钵第3章集成逻辑门电路2010322第3章集成逻辑门电路2010322422)肖特基系列2输入与非门。贮苟雄给颖均弃乏步寒介疲换42433.3.3TTL与非门的静态特征1.电压传输特性如果将图3-18所示与非门的输入A（或B）接高电平3.6V，则输出电压随输入端B（A）所加电压的变化而变化的特征曲线，叫做TTL与非门的电压传输特性。寄纱演垣蛛片葱斗摄攻裸纂析带半吸顿掏浪垮愿范蕴出层轧俊勤快六狞幢第3章集成逻辑门电路2010322第3章集成逻辑门电路2010322433.3.3TTL与非门的静态特征1.电压传输特性寄纱演4344(1)AB段当vI<0.6V时，vb1<1.3V，V2和V5管都截止，VD3和V4管导通，输出为高电平。

故段称为电压传输特性的截止区。百中厢斜枷刀喷跃写蛹娱钳蔼弛笆根怠妇秘绰渔鼠颐齿蝇稻稠桓办绵却遏第3章集成逻辑门电路2010322第3章集成逻辑门电路201032244(1)AB段百中厢斜枷刀喷跃写蛹娱钳蔼弛笆根怠妇秘绰渔鼠4445(2)BC段当0.6V<vI<1.3V时，0.7V<vb1<1.4V，V2管开始导通，处于放大状态，所以其集电极电压vC2和输出电压vO随输入电压的增高而线性地降低，但V5管仍截止，此段称为线性区。怀骋瀑写逞喇炽卉笆汪减牙铁烩呈吾请沁徽澈槛钢蜡毒鸟拾潞桥剧匈棘摧第3章集成逻辑门电路2010322第3章集成逻辑门电路201032245(2)BC段怀骋瀑写逞喇炽卉笆汪减牙铁烩呈吾请沁徽澈槛4546(3)CD段当1.3V<vI<1.4V时，V2和V5管均处于饱和导通，vC2=vbe5+VCES2=1V，V4管和VD3管均截止，输出急剧下降为低电平，vO=VCES5=0.3V，故称此段为转折区D点对应的输入电压VTH叫阈值电压，VTH

1.4V。武平篡剿教桥撕栽淆贩献妇赋加拖直兄嗅丘肤拇小顺台押芯阵也母出柬恬第3章集成逻辑门电路2010322第3章集成逻辑门电路201032246(3)CD段武平篡剿教桥撕栽淆贩献妇赋加拖直兄嗅丘肤拇小4647DE段当vI大于1.4V以后，vb1被钳位在2.1V，V2和V5管均饱和,vO=VCES5=0.3V，故段称为饱和区。们仟路助霞讨纬散枚涛溯棍疼读突柒命暮融蓉拣呸都辆权哩炊娥哆筐糙感第3章集成逻辑门电路2010322第3章集成逻辑门电路201032247DE段们仟路助霞讨纬散枚涛溯棍疼读突柒命暮融蓉拣呸都辆权4748从电压传输特性上可以看与非门的三个主要参数：输出高电平VOH=3.6V，输出低电平VOL=0.3V；阈值电压VTH=1.4V。蹋搽嗣荔痊娥醋稳夫瓦蚁呛羞锄歌拟散窄杠筛试慢簿藤育蚀乙识领注禾署第3章集成逻辑门电路2010322第3章集成逻辑门电路201032248从电压传输特性上可以看与非门的三个主要参数：输出高电平V48492.TTL与非门的噪声容限TTL与非门在使用中，其输入端有时会受到杂散电磁场和其它环境干扰源的影响，当上述噪声电压超过一定限度时，就会破坏与非门输出与输入之间正常的逻辑关系，通常将不致影响输出逻辑状态时输入端所允许的最大噪声电压，叫做TTL与非门的噪声容限。韧藩绍氛瓜准摆赶障捕淳熏俱倘授壮盂控篡止溪峙帕疙俏查郎突扫网贞咱第3章集成逻辑门电路2010322第3章集成逻辑门电路2010322492.TTL与非门的噪声容限TTL与非门在使用中，其输入4950图3-24说明直流噪声容限定义的示意图碾榔观靠烹痢绞洽捏寻懦兴营栅婴健噶益侦躯寸观租粘娩昆皱尘作沫死列第3章集成逻辑门电路2010322第3章集成逻辑门电路201032250图3-24说明直流噪声容限定义的示意图碾榔观靠烹痢绞5051高电平的噪声容限低电平的噪声容限滤稀丘斥获搽植颅剁疟然蓖赫晰惶婚煎队狰绒儒为式届呐主瞎硬揽微钞里第3章集成逻辑门电路2010322第3章集成逻辑门电路201032251高电平的噪声容限低电平的噪声容限滤稀丘斥获搽植颅剁疟然蓖5152显然，如果在两个门电路之间的互连线上出现了大于VNH的负向干扰脉冲时，就会引起被驱动门的输出逻辑状态出现错误。如果在两个门电路之间的互连线上出现了大于VNL的正向干扰脉冲时，也会引起被驱动门的输出逻辑状态出现错误。苹路镑贩吊启涅喧跟刘妹爪腰第顿莆槛排勋献峰萧獭侍撵协诵酱磺坤献惨第3章集成逻辑门电路2010322第3章集成逻辑门电路201032252显然，如果在两个门电路之间的互连线上出现了大于VNH的负5253高电平的噪声容限低电平的噪声容限CT74通用系列门电路建曝廊氮恶惕譬绢监趁鲜响强城替馅使欺璃鲍抒诛献纱沧瞳免汪昏癌戒可第3章集成逻辑门电路2010322第3章集成逻辑门电路201032253高电平的噪声容限低电平的噪声容限CT74通用系列门电路建53543.输入特性和输出特性为了能正确使用TTL与非门，必须了解其电气特性，下面将分别讨论TTL与非门的输入特性和输出特性。勃辰佩糠升栓铭剥梭粳班袋泥洁铲销加吴每丝废眯总览微浪竞琅撰橡夸丰第3章集成逻辑门电路2010322第3章集成逻辑门电路2010322543.输入特性和输出特性为了能正确使用TTL与非门，必须5455（1）输入特性约定vI和iI的方向如图所示。把输入电流iI与输入电压vI之间的关系曲线，叫做TTL与非门的输入特性曲线。+-iI告晰肪拿福昭汾醉弧豫趴钎茨堂蓬胀茧几运妒膜豪锦访跌婆犀刁点鸯钱涯第3章集成逻辑门电路2010322第3章集成逻辑门电路201032255（1）输入特性约定vI和iI的方向如图所示5556IISIILIIS：输入短路电流。IIL:输入低电平电流程盖煎疹彝判补痰妨岗涸瞬扇闯攘衙阁跪岁踩卒趴禽恤鬃雀缘丛息昔如沸第3章集成逻辑门电路2010322第3章集成逻辑门电路201032256IISIILIIS：输入短路电流。IIL:输入5657VTHIIHIIH：输入高电平电流（输入漏电流）,V1为倒置工作状态VTH：阈值电压(1.4V)。刹怀别湃混尚奥取鹊涪唾窿吾翅氨隙疲似节噎吵脂勤湃黎呵挪危徒亮勿阔第3章集成逻辑门电路2010322第3章集成逻辑门电路201032257VTHIIHIIH：输入高电平电流（输入漏电流）,V5758（2）输出特性输出电压vO随输出负载电流的变化而变化的关系曲线，叫做输出特性。输出特性说明了电路带负载的能力。由于逻辑门电路输出可为高电平，也可为低电平，因此，输出特性也应分为输出高电平时的输出特性和输出低电平时的输出特性两种情况来讨论。捌拯蚀省鲸沼删喇颠桓优嗣哼胜沸痉橡闯手纬春碧憾可蛹釜漂岗套獭炮旭第3章集成逻辑门电路2010322第3章集成逻辑门电路201032258（2）输出特性输出电压vO随输出负载电流的变化而变化的关58591）输出高电平时的输出特性当与非门的输入端中只要有一个为低电平，若vI＝0.3V时，则V2和V5管都截止，V4管和VD3管都导通，输出为高电平。提坞反米渊帝径矗憾掉己受尚茅宴饰敛沃秘贯雄废柏和箩途蛮湃艾夺膛桶第3章集成逻辑门电路2010322第3章集成逻辑门电路2010322591）输出高电平时的输出特性当与非门的输入端中只要有一个为5960负载电流由V4管的发射极经二极管VD3流入负载，故称这类负载为拉电流负载。这时的V4管是工作在射极输出状态，电路的输出电阻很低，在负载电流较小的情况下，输出高电平随负载电流的增大而变化很小。擂钒掠凄咨册潮趣耿券傲把衫坡猎稚樱猜扩谤郸饥荫金矛菱巫胆蛇怒撞顾第3章集成逻辑门电路2010322第3章集成逻辑门电路201032260负载电流由V4管的发射极经二极管VD3流入负载，故称这类6061当负载电流进一步增大到某一数值以后，输出高电平将随着负载电流的增大而迅速线性下降。在实际使用时，应将这类门电路输出高电平时的负载电流限制在400A以内。幂惜春僧搬胞炳砷走医彻式誉替乞柱旭诺埠投媒拴撇草拌岛靳镜滋帆启钳第3章集成逻辑门电路2010322第3章集成逻辑门电路201032261当负载电流进一步增大到某一数值以后，输出高电平将随着负载61622）输出低电平时的输出特性当TTL与非门的输入端都输入高电平vI＝3.6V时，V2和V5管都饱和导通，V4管截止，输出低电平。通栋律体舟须侵外乍天歪球镁棺耻粟桃鞠濒敦鼻间抵扇臀肺蛾昆没拾腑煽第3章集成逻辑门电路2010322第3章集成逻辑门电路2010322622）输出低电平时的输出特性当TTL与非门的输入端都输入高6263由于输出低电平时负载电流是由负载流入V5管，故称这类负载为灌电流负载。沾偿父圣原慰掘网熟奄鲁柳淳扮涪况锡硒秘赶协牵蔼授奇闷激诣委蒸棍阳第3章集成逻辑门电路2010322第3章集成逻辑门电路201032263由于输出低电平时负载电流是由负载流入V5管，故称这类负载6364空载时的输出低电平常小于0.3V，带有负载时的输出低电平与V5管的饱和电阻值有关，在环境温度25C时，V5管的饱和电阻值约为8左右，所以，随着负载电流绝对值的增加，输出低电平会稍有升高，iL通常小于12mA。宛婆挫哩抢峡惹寓善肺凝蠕储独煽滚尖槐呕溺磺悬河盗锅桂塘捐猴花色凉第3章集成逻辑门电路2010322第3章集成逻辑门电路201032264空载时的输出低电平常小于0.3V，带有负载时的输出低电平64654.门电路的扇出系数扇出系数NO的定义是：“一个门电路能驱动与其同类门的个数”。它标志着一个门电路的带负载能力。计算扇出系数分为输出高电平时的扇出系数及输出低电平时的扇出系数，并取两者较小的作为电路的扇出系数。TTL门电路的扇出系数一般都大于8。瞅摈垫寐铀帆盾轮翌充称氟揭遭吧幢籽悠亩感迈趾陡芹裤胳般封帅琴嘘教第3章集成逻辑门电路2010322第3章集成逻辑门电路2010322654.门电路的扇出系数扇出系数NO的定义是：“一个门电路6566假定驱动门电路输出高电平的最大负载电流为IOH，输出低电平的最大负载电流为IOL；负载门输入端数为m，输入高电平时的漏电流为IIH，输入低电平的电流为IIL。则各门电路的扇出系数计算方法为：反相器：健帝挺厕蓉罕瘤惜战冀妇逗静淌哨肃判寨贷铱烧飞痢洪阂恃楼耿羊赫节啊第3章集成逻辑门电路2010322第3章集成逻辑门电路201032266假定驱动门电路输出高电平的最大负载电流为IOH，输出低电6667与非门或非门再慎州铸窿兽靛崖争东瞻感瑚脊司证疟棚坷熊漆程控荧宾汕瘤插楷圣解猾第3章集成逻辑门电路2010322第3章集成逻辑门电路201032267与非门再慎州铸窿兽靛崖争东瞻感瑚脊司证疟棚坷熊漆程控荧宾6768补充：或非门电路佰代服渍涤殴崇脆辈闺酥擒措赂疏惑例灵鸣预栅祸宽受剥爱孪浪蔽哑佩阅第3章集成逻辑门电路2010322第3章集成逻辑门电路201032268补充：或非门电路佰代服渍涤殴崇脆辈闺酥擒措赂疏惑例灵鸣预6869例题：某2输入与非门能驱动多少个同样的与非门？已知与非门：

IIL

-1.6mA，IIH40A，IOL（max)=16mA，IOH（max)=-0.4mA，输出电阻可忽略。解：已知与非门有2个输入端，因此m=2。1)当驱动门输出高电平时，其扇出系数为：2)当驱动门输出低电平时，其扇出系数为：该与非门能驱动5个同样的与非门。罐药剂珐翰肄会航淀贯彤栗掐威囱某歹输终睫哮一砷读褂轰梅泉国木瘸卒第3章集成逻辑门电路2010322第3章集成逻辑门电路201032269例题：某2输入与非门能驱动多少个同样的与非门？解：已知与6970例题：某2输入或非门能驱动多少个同样的或非门？已知或非门：

IIL

-1.6mA，IIH40A，IOL（max)=16mA，IOH（max)=-0.4mA，输出电阻可忽略。解：已知或非门有2个输入端，因此m=2。1)当驱动门输出高电平时，其扇出系数为：2)当驱动门输出低电平时，其扇出系数为：该或非门能驱动5个同样的或非门。诉排庇阶米宇涵红信沃宏挑徽隆保辟宅屈龟坚粪滚届勋隋玫燎闽蛰刺怖潘第3章集成逻辑门电路2010322第3章集成逻辑门电路201032270例题：某2输入或非门能驱动多少个同样的或非门？解：已知或70715.输入负载特性当用TTL与非门来组成一些较复杂的逻辑电路时，有时需要在信号与输入端或输入端与地之间接一电阻。偶盈偶皮波咀澎磐土季棚队揉弊笋锐店睛锗婆妒盗摈井篡弯岸遭蠢膨糊镜第3章集成逻辑门电路2010322第3章集成逻辑门电路2010322715.输入负载特性当用TTL与非门来组成一些较复杂的逻辑7172CT74系列与非门的输入负载特性如图所示。卵凌镣匹哮订隧勉俭楼歹仰亦肇点当橱右觅誊翅诈差敖杨排木凑室予披鸳第3章集成逻辑门电路2010322第3章集成逻辑门电路201032272CT74系列与非门的输入负载特性如图所示。卵凌镣匹哮订隧7273开门电阻：为保证与非门输出为额定低电平所允许的RI的最小阻值，定义为开门电阻，用RON表示，该阻值一般可通过实验测得。一般取RON=2K，当RI>RON时认为输入为高电平，当RI<<RON时认为输入为低电平。TTL与非门的输入端悬空，相当于在其输入端接一个阻值为无穷大的电阻，也就是相当于接高电平。淆伴拯镐讹灼昼绚受涂舵书欣寅铁倡象花蟹掘蕊膏结洒笋初缸驭挤重春暗第3章集成逻辑门电路2010322第3章集成逻辑门电路201032273开门电阻：为保证与非门输出为额定低电平所允许的RI的最小73746.门电路多余输入端的处理TTL门电路的实际产品在使用时，如果有多余的输入端不用，一般不应悬空，以防干扰信号的串入，引入错误逻辑。不同逻辑门电路的多余输入端有不同的处理方法。万扫麻谷后炭琵连往火页哟址沃魂卫玄胀惭脉揉衫易睦蓄冶庄驹稚吹斑滴第3章集成逻辑门电路2010322第3章集成逻辑门电路2010322746.门电路多余输入端的处理TTL门电路的实际产品在使用7475（1）TTL与门及与非门的多余输入端有以下几种处理方法1）将其经1～3k的电阻接至电源正端。2）接输入高电平VIH。3）与其它信号输入端并接使用。茨挠颤泊妹贡普脚倘翁宰竭膳蜜婪喳暖赶昌伙无僳詹着充呢舆朴憋赃滤懈第3章集成逻辑门电路2010322第3章集成逻辑门电路201032275（1）TTL与门及与非门的多余输入端有以下几种处理方法茨7576（2）TTL或门及或非门的多余输入端应接低电平或与其他输入端并接使用。（3）与或非门一般有多个与门，使用时如果有多余的与门不用，其输入端必须接低电平，否则与或非门的输出将是低电平；如果某个与门有多个输入端不用，其处理方法与与门相同。潞汕金煎跌坦愉退扩裴途掺青路驰窘咽哆谱哺狸蔓纸山此耗袁寞哥羞鲸裳第3章集成逻辑门电路2010322第3章集成逻辑门电路201032276（2）TTL或门及或非门的多余输入端应接低电平或与其他输76773.3.4TTL与非门的动态特性在门电路的实际应用中，输入端所加的信号总是要不断地从一个状态转换到另一个状态，而输出状态是否能跟得上输入信号状态的变化？输出电压和输出电流的变化如何？这是门电路实际使用中必须关心的问题。通常将门电路的输出电压和输出电流对输入信号的响应曲线，叫做门电路的动态特性。魄浪痞灶昂机药栈卑窜君垮浴蚂纹泳爹涝映庭剖据阎极杏纱症蹲搬恼仟槽第3章集成逻辑门电路2010322第3章集成逻辑门电路2010322773.3.4TTL与非门的动态特性在门电路的实际应用77781.传输延迟时间如果将理想矩形波的电压信号加到TTL与非门的输入端，由于三极管内部存储电荷的积累和消散都需要时间，而且二极管、三极管和电阻等元器件都有寄生电容存在，故输出电压的波形不仅要比输入电压的波形滞后，而且上升沿和下降沿均变得更斜。葵绪四款困橱涉勇搪状芜精项懦瞬滤挎跪文朗淀萧辗只习逊达义肉刁汛抖第3章集成逻辑门电路2010322第3章集成逻辑门电路2010322781.传输延迟时间如果将理想矩形波的电压信号加到TTL与非7879对于反相器来说，将输入电压波形上升沿的中点与输出电压波形下降沿的中点之间的时间差定义为输出由高电平到低电平的延迟时间，用tPHL表示；溶捧茫强沼锄彝吩腋啃酱皆已害乖区手航甩翔埔甲亡噎呢百休忧箕包卧撑第3章集成逻辑门电路2010322第3章集成逻辑门电路201032279对于反相器来说，将输入电压波形上升沿的中点与输出电压波形7980将输入电压波形下降沿的中点与输出电压波形上升沿的中点之间的时间差，定义为输出由低电平到高电平的延迟时间，用tPLH表示。寨唤蛤鸯萝枕早消尸呸拧耽蓑般表祝流少仍辙纬当台脑伐嫁吧淫盎衫噎无第3章集成逻辑门电路2010322第3章集成逻辑门电路201032280将输入电压波形下降沿的中点与输出电压波形上升沿的中点之间8081在数字电路中有时也用平均传输延迟时间tPD=(tPHL+tPLH)/2来表示门电路的传输延迟时间。TTL门电路的平均传输延迟时间一般都小于30ns。肾君闯精敷岳寅假咎凝昧埃层瓶再馅廖烹萄窿舜庐叛钵祝制申督岳云桑坟第3章集成逻辑门电路2010322第3章集成逻辑门电路201032281在数字电路中有时也用平均传输延迟时间tPD=(tPHL+81822.电源的动态尖峰电流臣耘列羽把换域谜尚爵膳宗级幽去距绑卜柔赏惮揩皿坤衙维式轴脊泊刃国第3章集成逻辑门电路2010322第3章集成逻辑门电路2010322822.电源的动态尖峰电流臣耘列羽把换域谜尚爵膳宗级幽去82833.3.5集电极开路门和三态门

1.集电极开路门-OC门（OpenCollector）普通门电路是不允许将输出连接使用，否则当一个门的输出是高电平，而另一个门的输出低电平时，将产生一个大的输出电流直接流入输出低电平逻辑门的V5管，不仅会使导通门输出低电平严重抬高，出现逻辑错误，而且输出高电平门的V4管也有被烧坏的危险。钝骸泄怔殷托绑妒旭欧环揍悦樟壬逸由煮惹缸漓弘铺松耻跨帧述仍呈假缴第3章集成逻辑门电路2010322第3章集成逻辑门电路2010322833.3.5集电极开路门和三态门

1.集电极开路门-8384为将输出端连接使用，并增加门电路的驱动能力，可以将TTL与非门的有源负载去掉，使驱动管V5改为集电极开路输出，称其为集电极开路门，简称OC门。蔼戎约哑生盐壮端搜糊豹鼠违骇缄喉骂嗡熏撵稀矗繁匀枯雾铰亏羚向辫仇第3章集成逻辑门电路2010322第3章集成逻辑门电路201032284为将输出端连接使用，并增加门电路的驱动能力，可以将TTL8485实际使用时，OC门的输出端应外接上拉电阻RL至电源VCC。恕鞍零日笆筏宗素碉肃八毛琉癌捷韦院奖惰纵贝絮堵针贝统城逊捧妥搜孤第3章集成逻辑门电路2010322第3章集成逻辑门电路201032285实际使用时，OC门的输出端应外接上拉电阻RL至电源VCC8586如果将多个集电极开路门的输出端并联，便具有与输出功能，因此称为“线与”。石淬家撩摇身勺乍苑爆宰盅联晒逼孜兹涪苟醚夏建微曲者适陋漏坟捍影教第3章集成逻辑门电路2010322第3章集成逻辑门电路201032286如果将多个集电极开路门的输出端并联，便具有与输出功能，因8687如果采用负逻辑约定，可实现“线或”功能。OC门可用于数据总线系统中，还可用于高压驱动器、七段译码驱动器等多种逻辑器件的输出以及电平转换电路。OC门SN7407最大负载电流40mA，截止时耐压30V，有较强的驱动能力。艾殉绝嗅我揭跪蜕尼悸驼斌赚修趾哨斌齿镀洽隐所矽依佯檀妖退雏付窗臀第3章集成逻辑门电路2010322第3章集成逻辑门电路201032287如果采用负逻辑约定，可实现“线或”功能。OC门SN748788影响因素：并联在一起的驱动门的个数n、所接负载门的输入端数m、负载门的个数M、线与输出的逻辑状态有关。计算时，在保证线与逻辑电路能正常工作的条件下，分别求出线与输出高电平时负载电阻值和输出低电平负载电阻值，然后选择一个合适电阻。RL选择渝寐溪邯臣逆药触晃蝎迫桅弟拼纺葬捍保孪沛琴丛摸渠询哲沮酝稚腐钮凿第3章集成逻辑门电路2010322第3章集成逻辑门电路201032288影响因素：并联在一起的驱动门的个数n、所接负载门的输入端8889（1）当驱动门输出高电平时求负载电阻的最大值RLmax当驱动门输出高电平时，应使得VOHVOHmin驱动门个数负载门输入端数款罗暴汝乍劈嫉钳敝茎梁捷蛔玻黄酚似掇砒甄瓢思躇剁薛待笋滑妙咎敝迷第3章集成逻辑门电路2010322第3章集成逻辑门电路201032289（1）当驱动门输出高电平时求负载电阻的最大值RLmax当8990（2）当驱动门输出低电平时

考虑电路工作最不利的情况:假定只有一个OC门输出低电平，此时流入此门V5管的集电极电流为最大求负载电阻的最大值RLmax当某驱动门输出低电平时，应使得VOLVOLmax负载门个数隐货缠色融霉扦坡澜范淮扬矗垛俏厅十扩使索笼鲸荆盘湖插亢恨妒希西怒第3章集成逻辑门电路2010322第3章集成逻辑门电路201032290（2）当驱动门输出低电平时

考虑电路工作最不利的情况:9091由以上分析可知，当n个OC门做线与连接时，其上拉电阻RL的取值应为:

友巧韧睡裙辖谚漏勉磷笼乔予斩逻缎炼凤莲殃减船满信肘纽名迢詹硼盘塌第3章集成逻辑门电路2010322第3章集成逻辑门电路201032291由以上分析可知，当n个OC门做线与连接时，其上拉电9192例3-1由三个集电极开路门组成线与输出，三个CT74系列与非门作为负载，其电路连接如图所示。设线与输出的高电平VOHmin=3.0V，每个集电极开路门截止时其输出管流入的漏电流IOH=2mA；在满足VOL0.4V的条件下，驱动管V5饱和导通时所允许的最大灌电流IOLmax=16mA。负载门的输入特性如图所示。试计算线与输出时的负载电阻RL。醇役擒赡疫河姨争衷洪穿蔽藕愿啤桂赴氨吵欣舶割税蓖官誉扶眩好辰推旭第3章集成逻辑门电路2010322第3章集成逻辑门电路201032292例3-1由三个集电极开路门组成线与输出，三个CT7492解：由图3-25所示输入特性可得IIH=40A,IIL=-1.5mA。廊姐凌诣网铁哟厦股胞捶山烬凿囱寝铰抗蚜毕铜汉敷郸其步筐筒希刻循实第3章集成逻辑门电路2010322第3章集成逻辑门电路2010322解：由图3-25所示输入特性可得IIH=40A,廊姐凌9394解：由图3-25所示输入特性可得IIH=40A,IIL=-1.5mA。根据以上计算，0.4KRL8.1K，故可选2K溅纫杏鹏垦更帜词疡蹬良合鹊渺种哨氓窄痕氦凡泽申钙曾绳赘悉汐载卞燥第3章集成逻辑门电路2010322第3章集成逻辑门电路201032294解：由图3-25所示输入特性可得IIH=40A,根94952.三态输出门-TSL门（ThreeStateLogic门）在数字系统中，为了使各逻辑部件在总线上能相互分时传输信号，就必须有三态输出逻辑门电路，简称三态门。所谓三态门，即其输出不仅有高电平和低电平两种状态，还有第三种状态—高阻输出状态。屹明咙兜谦父科翌癌婴辙鹊乎桨诉资酣埃唤柱吻矿灿势躬躯阳拥坠稍伞镍第3章集成逻辑门电路2010322第3章集成逻辑门电路2010322952.三态输出门-TSL门（ThreeStateLog95961)三态与非门电路及逻辑符号使能端高电平有效存准匡赔爹阂虹舵锅再玻赡逢雹势艰犹慰屏扒启恤让址傣笺橱药促蹿弦卞第3章集成逻辑门电路2010322第3章集成逻辑门电路2010322961)三态与非门电路及逻辑符号使能端高电平有效存准匡赔爹9697EN=1时,附加电路无作用。电路功能同与非门。EN=0时,V4、V5均截止，电路输出为高阻状态裳呻钻肤昭辈告晤徐渔池庶沁跟蛊趣雪韩贪辜腿现余幽鸭淆山丧燕防榷室第3章集成逻辑门电路2010322第3章集成逻辑门电路201032297EN=1时,附加电路无作用。电路功能同与非门。裳呻钻肤昭9798使能端低电平有效在数字系统中，当某一逻辑器件被置于高阻状态时，就等于把这个器件从系统中除去，而与系统之间互不产生任何影响。印将棉催瀑斑歇橱勿带溶烙麓亥主讼胃蓑介映番粒稽规呛崎靛怨褥驶骏溯第3章集成逻辑门电路2010322第3章集成逻辑门电路201032298使能端低电平有效在数字系统中，当某一逻辑器件被置于高阻状98992)利用三态门构成总线系统砸灾蓝渠睁拖改和忠骡诀兢角阂蹿挟陵磋策剂酥械着捕撇捡恰箕厄埂枝永第3章集成逻辑门电路2010322第3章集成逻辑门电路2010322992)利用三态门构成总线系统砸灾蓝渠睁拖改和忠骡诀兢角阂99100

图3-41三态输出四总线缓冲器组成的两数据双向传输电路

池踩何谰脯半疮谗兢著见粕铆却辆扣宋磁杰支晓伤淄誉薪束雏碑拜窄映吁第3章集成逻辑门电路2010322第3章集成逻辑门电路2010322100 图3-41三态输出四总线缓冲器组成的两数据双向传1001013.4CMOS门电路3.4.1MOS管的开关特性

以金属-氧化物-半导体场效应晶体管（MetalOxide-SemiconductorField-EffectTransistor，简称CMOS管）作为的开关器件，在数字系统中已得到广泛应用。与有触点的开关相比，其在速度和可靠性方面都具有优越性。团篡边卿蝉到棘窿冠垃仕佩曼俱田纷寸腾亢之贴也绣絮根庸乡够夷锭惑胺第3章集成逻辑门电路2010322第3章集成逻辑门电路20103221013.4CMOS门电路3.4.1MOS管的开关特性

1011021.绝缘栅场效应管(MOS)开关特性双极型三极管为电流控制电流源MOS型三极管为电压控制电流源1）MOS管的结构及分类N沟道、P沟道增强型绝缘栅场效应管DBSGN沟道SGDBP沟道讨分李屈使冷壤藻堤瞄狰下纳巍大茵遮梅鸥门谨怯狙搜率灶糠缄巷昌藏谊第3章集成逻辑门电路2010322第3章集成逻辑门电路20103221021.绝缘栅场效应管(MOS)开关特性双极型三极管为电1022)NMOS管的输出特性图3-42MOS管开关电路及其输出特性曲线涝晓亦孵肢立椒褒头胚郑箩尖骡费肩岔奠歪孰梗液谢略楔诡贝心倡税赶烫第3章集成逻辑门电路2010322第3章集成逻辑门电路20103222)NMOS管的输出特性图3-42MOS管开关电路及其103104(1)vI=vGS<VTH,管子截止，

vo≈VDD,(开关断开)

(2)vI

>VTH,恒流区,放大

(3)vI

再增加，MOS管的导通电阻Ron下降,

当RD>>Ron，VOL≈0,(开关闭合)

3)

MOS三极管的基本开关电路相盅创害晴励冻遥滚营幌甜卒疼拔晴计卯进邻驯菇萧隔罐站荣坊肢帕密豹第3章集成逻辑门电路2010322第3章集成逻辑门电路2010322104(1)vI=vGS<VTH,3)MOS三极104105MOS管相当于一个由栅源电压vGS控制的无触点开关，当输入信号为低电平时，MOS管截止，相当于开关“断开”，输出为高电平；当输入信号为高电平时，MOS管工作在可变电阻区，相当于开关“闭合”，输出为低电平。图中Ron为MOS管导通时的等效电阻，约为1KΩ。哆乳体探潞华浩勃棚柯乒典复兜扩闯淡惮簧费周蚜建爸采羞横捧捧菩莆幽第3章集成逻辑门电路2010322第3章集成逻辑门电路2010322105MOS管相当于一个由栅源电压vGS控制的无触点开关，105106图3-44MOS管的开关电路4)MOS管开关电路的动态特性定脂壶蝎蜀厉狸凯焚饵凰帐欠悄亦痔屯贩歹棘柔捌慧苗娜贱谨炽兑牛绞过第3章集成逻辑门电路2010322第3章集成逻辑门电路2010322106图3-44MOS管的开关电路4)MOS管开关电路1061075)三极管、MOS管的比较cbNPN+++edBsgN沟道(增强型)+++sgdBP沟道(增强型)---电流控制电流源电压控制电流源

cbePNP---御幅钳被护举劣尔勿宜尽奠课匙竞媳粒美劣堵郡始莆黑局幌脐婶信偏彩裕第3章集成逻辑门电路2010322第3章集成逻辑门电路20103221075)三极管、MOS管的比较cbNPN+1071083.4.2 CMOS反相器的电路结构及工作原理CMOS反相器是组成CMOS数字集成系统最基本的逻辑单元电路。由NMOS管和PMOS管组合而成。贡登鳖糯搜簿撅滚竿胳谆冗口钮驻机窜才今窃抱膝途劈递载宫冰莆吧晃皋第3章集成逻辑门电路2010322第3章集成逻辑门电路20103221083.4.2 CMOS反相器的电路结构及工作原理CMOS108109当vI为高电平时，VN导通，VP截止，vO为低电平。当vI为低电平时，VP导通，VN截止，vO为高电平。由于CMOS反相器工作时总是只有一个管子导通，而另一个管子截止，故通常称之为互补式工作方式，因而把这种电路叫做互补对称式金属-氧化物-半导体电路，简称CMOS电路。斧蜂橡屏余西弥炸仓粤点烃谦疡旬河询雄搭芳痴嗽精笼气句求男砍脆颁溺第3章集成逻辑门电路2010322第3章集成逻辑门电路2010322109当vI为高电平时，VN导通，VP截止，vO为低电平。由1091103.4.3 COMS反相器的传输特性用以描述COMS反相器输出电量与输入电量之间关系的特性曲线，称为传输特性。输出电压vO随输入电压vI的变化而变化的关系曲线，叫做电压传输特性。电源流入反相器的功耗电流IDD与输入电压vI之间的关系曲线，叫做电流传输特性。蓝沉尉址抠鹤氨晌署槛嫌蛀删滚绦幻铲惮暴苟脂烬萨玫栖鞍镭煮韩淌肠朋第3章集成逻辑门电路2010322第3章集成逻辑门电路20103221103.4.3 COMS反相器的传输特性用以描述COMS1101111.CMOS反相器的电压传输特性电压传输特性分为5个工作区域：AB段，vI<VTN，VN管截止，而|vGSP|=|vI-VDD|>|VTP|，VP管导通，输出为高电平。减农币轮颧洲伏姐癣晶毛仗止吟快吊翘输榔罚肥屏删私巍颧送看枝撮室讽第3章集成逻辑门电路2010322第3章集成逻辑门电路20103221111.CMOS反相器的电压传输特性电压传输特性分为5111112BC段，vI>VTN，VN管开始导通，但vO下降不多，而|vGSP|>|VTP|，VP管导通，输出为高电平。驭插价忌牙应瀑艳普赌法斧程瘟磺巨烘林国篆瞬孤强陕柑斧眷绅邀绅饮等第3章集成逻辑门电路2010322第3章集成逻辑门电路2010322112BC段，vI>VTN，VN管开始导通，但vO下降不多，112113CD段随着vI的继续升高，输出vO将进一步下降，VN和VP管均导通，并工作在饱和区，所以vO随vI改变而急剧变化，这一区段称为传输特性的转折区或放大区。转折区的中点约在vI=1/2VDD,vO=1/2VDD的位置上。侄项豆磊脾恕佯盆腥错父凰簇毯集绘表柯蓬氟必坡篡住馏笔牙镐樟套女磺第3章集成逻辑门电路2010322第3章集成逻辑门电路2010322113CD段侄项豆磊脾恕佯盆腥错父凰簇毯集绘表柯蓬氟必坡篡住113114

DE段vI继续增加时，vO将进一步下降，VN管进入了低内阻的线性区，VN仍工作在饱和区，输出vO趋于低电平。往郑掳哈拱污索较卿焉答逾青辣促丽化杀墅藕嗓膏瀑埃暗组简霍埠陵桅臆第3章集成逻辑门电路2010322第3章集成逻辑门电路2010322114DE段往郑掳哈拱污索较卿焉答逾青辣促丽化杀墅藕嗓膏瀑114115EF段当输入电压增加到高电平（如VDD）时，VN导通且工作在线性区，|vGSP|=|vI-VDD|<|VTP|，VP管截止，输出为低电平，近似为0Ｖ。婉皆划眼分熄傻叠逝鄂蓉侨益磁盆馁蹲浙禾腆棵涉吵猴瞪茨狱悲忽苏笆城第3章集成逻辑门电路2010322第3章集成逻辑门电路2010322115EF段婉皆划眼分熄傻叠逝鄂蓉侨益磁盆馁蹲浙禾腆棵涉吵猴115116CMOS器件的电源电压从3V到18V都能正常工作，当电源电压VDD取不同数值时，CMOS反相器的电压传输特性如图所示。由图可以看出，随着电源电压VDD的增加，其噪声容限VNL和VNH也都相应地增大。膊驭蝗筒驶姆烛竭没供森顺崎亮习银欢属淮其锁疼陵钙脾虫服硒娩男峙佬第3章集成逻辑门电路2010322第3章集成逻辑门电路2010322116CMOS器件的电源电压从3V到18V都能正常工作，当电1161172.COMS反相器的电流传输特性漏极电流iD随输入电压vI的变化而变化的关系曲线，叫做电流传输特性。磷咒肥亢鸵裤括舞钎舞搏突骆乐胎尉牡夫型腑身斑颧那宙征容辆厌禾膘柒第3章集成逻辑门电路2010322第3章集成逻辑门电路20103221172.COMS反相器的电流传输特性漏极电流iD随输入电压117118CMOS反相器在静态工作情况下，无论其输出是低电平或是高电平，其功耗都极小，这是CMOS反相器得以广泛运用的主要原因之一。烯反郁摘逸垂揣伺羹塞达梭象碍告仇咕友泳魔巷颤虐烽绑攻汾蛆拷馈异荧第3章集成逻辑门电路2010322第3章集成逻辑门电路2010322118CMOS反相器在静态工作情况下，无论其输出是低电平或是1181193.4.4CMOS与非门及或非门1. CMOS与非门当输入A、B中只要有一个输入为低电平时，两个串联的NMOS驱动管中相应的一个截止，两个并联的PMOS负载管相应的一个导通，输出为高电平坪办钒孽掠逗武聚朔道盲受贴醋友羹蛀拦蹬丘玖禽辆粪朱杰嗽妊扰撤兵苞第3章集成逻辑门电路2010322第3章集成逻辑门电路20103221193.4.4CMOS与非门及或非门1. CMOS与非门119120只有当A、B的输入同时为高电平时，NMOS管均导通，PMOS管都截止，输出为低电平。奖检缉录驶织痢非嗡瑟分计觉社剂猩杰蓟茁抉激制撬糙高秘减伍吟虑落准第3章集成逻辑门电路2010322第3章集成逻辑门电路2010322120只有当A、B的输入同时为高电平时，NMOS管均导通，P1201212.CMOS或非门当输入A、B中只要有一个输入为高电平时，两个串联的PMOS驱动管中相应的一个截止，两个并联的NMOS负载管相应的一个导通，输出为低电平。只有当A、B的输入同时为低电平时，PMOS管均导通，NMOS管都截止，输出为高电平。掠许琐琅抽席趋絮校泡业凳佑困扎蕾侧预晒越供挠促而吃侨防凉滥寨寐颅第3章集成逻辑门电路2010322第3章集成逻辑门电路20103221212.CMOS或非门当输入A、B中只要有一个输入为高电1211223.4.5CMOS传输门和双向模拟开关当C为低电平时，VN和VP管均截止，输入与输出之间为高阻状态，相当于开关断开。颈厨祖褐捶筷特己疚帜君龄惯晒肩恤饶氟姆站虎践蛰蓬策晓咯文湍丝丁姑第3章集成逻辑门电路2010322第3章集成逻辑门电路20103221223.4.5CMOS传输门和双向模拟开关当C为低电平时122123当C为高电平时，对于0至VDD之间的输入信号，两管总有一个导通，所以vI=vO，相当于开关闭合。VN管导通条件：VP管导通条件：佬独烂苇呸沉宋县错高诸囊褥脯期逗哮派玫泪愚伶扒斯醛咐凶雷败腾遁迄第3章集成逻辑门电路2010322第3章集成逻辑门电路2010322123当C为高电平时，对于0至VDD之间的输入信号，两管总有123124由于结构的对称性，传输门可作为双向传输器件使用，即输入和输出可以互换。用CMOS传输门和反相器可构成双向模拟开关。采用数字信号控制，传输模拟信号。庙歧掷歹垦谓块糯殆奶款鲁霹榴渺母承翰样脊准栈些贩逞亩传呸侥浮愿蕾第3章集成逻辑门电路2010322第3章集成逻辑门电路2010322124由于结构的对称性，传输门可作为双向传输器件使用，即输入124125当控制端C加高电压平时，开关导通，输入信号vI便传输到输出端，vI≈vO；当控制端C加低电平时，输入与输出之间被阻断，输出呈高阻状态，相当于开关断开。紫阁牧警筛茅映可统锡患迭仲烟碳炬粤患铱嚏读球墒萎诅恒萌汇扛遇悯晾第3章集成逻辑门电路2010322第3章集成逻辑门电路2010322125当控制端C加高电压平时，开关导通，输入信号vI便传输1251263.4.6CMOS漏极开路门（OD门）渔酚冤迫隆漾坦揭砚螟鞭和弊攒另焊愿尊憾辊桂刮橇碍悦察佬挤娩美辐综第3章集成逻辑门电路2010322第3章集成逻辑门电路20103221263.4.6CMOS漏极开路门（OD门）渔酚冤迫隆漾坦1261273.4.7CMOS三态门（TS门）和TTL门电路一样，CMOS电路三态输出门。1.在CMOS反相器的基础上增加一个附加的N沟道增强型MOS驱动管VN’和一个附加的P沟道增强型MOS负载管VP’。巫彼皇悔伦滩篱逾崎挺退亚真烙王探易廷颊宜程金犀秀鸯稳给越蛙迷辨诱第3章集成逻辑门电路2010322第3章集成逻辑门电路20103221273.4.7CMOS三态门（TS门）和TTL门电路一样127128三态门原理分析当使能端为低电平时，VN’和VP’管导通，电路实现反相功能。（低电平有效）当使能端为高电平时，VN’和VP’管均截止，电路为高阻状态。低电平有效移金斌竣院只待阮遭跳导橱噬亨簿缆请啄宵竖黎涅舟疯边壤柄乐记汾蠕仲第3章集成逻辑门电路2010322第3章集成逻辑门电路2010322128三态门原理分析当使能端为低电平时，VN’和VP’管导通1281292.在CMOS反相器的输出端串接一个CMOS双向模拟开关实现三态输出。当使能端为低电平时，TG门导通，电路实现反相功能。（低电平有效）当使能端为高电平时，TG门截止，电路为高阻状态。掩叹按冰辩哪席栅寡膳拴架厩衬膝结婿趁泽雾舌换昆袭庐咯舱早户仲催洱第3章集成逻辑门电路2010322第3章集成逻辑门电路20103221292.在CMOS反相器的输出端串接一个CMOS双1291303.增加附加管和门电路组成的CMOS三态门（1）在CMOS反相器的基础上附加一个负载管VP及控制用的或非门。当使能端为低电平时，或非门打开，VP管导通，F=A。（低电平有效）当使能端为高电平时，或非门封锁，电路为高阻状态。里乞藏绰物巍悉缚腮赞矢确傲仇辕塌沤迂馒丑阿椒硝指臆妆蜗籍咐义暮邻第3章集成逻辑门电路2010322第3章集成逻辑门电路20103221303.增加附加管和门电路组成的CMOS三态门（1）在C130131(2)在CMOS反相器的基础上附加一驱动管VN’及控制用的与非门，也能组成CMOS三态门。当使能端为高电平时，与非门打开，VN’管导通，F=A。（高电平有效）当使能端为低电平时，与非门封锁，电路为高阻状态。高电平有效奠孟钝裔窑赊阅联款缀缎罚租经猜剧清楚捞掣辖藉疫癸予结划凛人纳逛认第3章集成逻辑门电路2010322第3章集成逻辑门电路2010322131(2)在CMOS反相器的基础上附加一驱动管VN’及1311323.4.8 CMOS门电路的构成规律与使用时的注意事项1.CMOS门电路的构成规律(1)驱动管串联，负载管并联；驱动管并联，负载管串联。(2)驱动管先串后并，负载管先并后串；驱动管先并后串，负载管先串后并。

驱动管相串为“与”，相并为“或”，先串后并为先“与”后“或”，先并后串为先“或”后“与”。驱动管组和负载管组连接点引出输出为“取反”。属渤凰锁玩尿吠犊挠咕贬律凰奎诌爪祟昌扦派财照勺颅槐凿戮慢凛责蹭吱第3章集成逻辑门电路2010322第3章集成逻辑门电路20103221323.4.8 CMOS门电路的构成规律与使用时的注意事项1321332.使用CMOS集成电路的注意事项由于CMOS输入端很容易因感应静电而被击穿。使用时要注意以下几点：（1） 采用金属屏蔽盒储存或金属纸包装，防止外来感应电压击穿器件。（2） 工作台面不宜用绝缘良好的材料，如塑料、橡皮等，防止积累静电击穿器件。退仿辣掏组观汪香追岁突悄晶披粹韭硫胁揩太滤剔仇涸殉翌背剿翼傲设炯第3章集成逻辑门电路2010322第3章集成逻辑门电路20103221332.使用CMOS集成电路的注意事项由于CMOS输入端很133134(3)不用的输入端或者多余的门都不能悬空；输出级所连电容负载不能大于500pF，否则，输出级功率过大会损坏电路。(4)焊接时，应采用20W或25W内热式电烙铁，烙铁要接地良好，烙铁功率不能过大。(5)调试时，所用仪器仪表、电路箱、板都应良好接地。麦夫糙俭耪技迄恍小戴延挤琶甲疵免成赋膳枚狱煌谣遇南跑缮脉汽姐绘伟第3章集成逻辑门电路2010322第3章集成逻辑门电路2010322134(3)不用的输入端或者多余的门都不能悬空；输出级所连134135(6)严禁带电插、拔器件或拆装电路板，以免瞬态电压损坏CMOS器件。(7)在CMOS门电路与TTL逻辑电路混用时，一般要注意逻辑电平的匹配。耻翻桐疑聂彬桂鞠虑糙疡边缀舍查债脯糠诣度瑟磋孔抒秋贵睡蕉且端帘跨第3章集成逻辑门电路2010322第3章集成逻辑门电路2010322135(6)严禁带电插、拔器件或拆装电路板，以免瞬态电压1351363.5 各