复旦微电子-模拟集成电路设计-数模与模数转换器课件

数模和模数转换器数模转换器特性并行数模转换器串行数模转换器模数转换器特性串行模数转换器高速模数转换器过采样模数转换器数模和模数转换器数模转换器特性1数模和模数转换器根据输入信号和时钟的关系，有二种数据转换电路：

Nyquist-rate转换器：时钟是可处理信号频率的2倍以上，一般是2－30倍。欠采样应用。Oversampling转换器：时钟是输入信号频率的20－512倍。

通过对信号带宽内噪声的滤波，提高信噪比。

对ADC，数字滤波对DAC，模拟滤波

noiseshaping：将noise（量化噪声）推到输入信号频率之外，然后滤去。数模和模数转换器根据输入信号和时钟的关系，有二种数据转换电路2数模转换器特性用于信号处理的数模转换器数模转换器结构图数模转换器特性用于信号处理的数模转换器数模转换器结构图3数模转换器特性定义最低有效位LSB：理想的数模转换器输入N-bit数字信号满刻度值（FS）：满刻度范围：数模转换器特性定义最低有效位LSB：理想的数模转换器输入N-4数模转换器特性量化噪声：有限精度转换器将模拟值进行数字化引入的固有不确定性。等于无限精度DAC的模拟输出减去有限精度DAC的模拟输出减去DAC的动态范围：等于FSR和可分辨的最小值之比。用分贝的形式：数模转换器特性量化噪声：有限精度转换器将模拟值进行数字化引入5数模转换器特性DAC的信噪比：满刻度值和量化噪声均方根值之比对正弦波，用分贝的形式：有效位数（ENOB）：数模转换器特性DAC的信噪比：满刻度值和量化噪声均方根值之比6数模转换器特性静态转换误差：每个码字对应唯一的模拟输入，偏离理想模拟输出的偏差都归为静态转换误差。失调误差和增益误差数模转换器特性静态转换误差：每个码字对应唯一的模拟输入，偏离7数模转换器特性积分非线性误差：实际和理想有限精度特性在垂直方向上的最大偏差。微分非线性误差：在垂直方向上的相邻位相对于理想输出台阶的偏差。

若Vs是理想变化，Vcx是实际的电压变化失调误差和增益误差可表示为单位是LSB数模转换器特性积分非线性误差：实际和理想有限精度特性在垂直方8数模转换器特性一个3位DAC的INL、DNL和非单调性示意图单调性：指当转换器的数字输入信号增加时，模拟输出不会下降

即，在单调转换器中，转换特性的斜率恒为正。数模转换器特性一个3位DAC的INL、DNL和非单调性示意图9数模转换器特性例：一个非理想4位DAC的INL和DNLDAC是非单调的数模转换器特性例：一个非理想4位DAC的INL和DNLDAC10数模转换器特性转换速度：当输入码字改变时DAC提供相应的模拟输出所需的时间。影响因素有寄生电容、增益带宽积和运算放大器的摆率。运放增益的影响：例，对电阻和电容反相放大器如满足等式的N最大值为7。数模转换器特性转换速度：当输入码字改变时DAC提供相应的模拟11数模转换器特性运放带宽的影响：若是过阻尼，则GB决定运算放大器的速度若上例中运放的GB=1MHz。则：假定理想输出等于Vref，则输出的稳定值为Vref的0.5LSB：设N=8数模转换器特性运放带宽的影响：若是过阻尼，则GB决定运算放大12数模转换器测试输入-输出测试：

输出频谱测试：

码型的基频纯度高

基准噪声小

数模转换器测试输入-输出测试：输出频谱测试：码型的基频纯13数模转换器分类开关阵列的编码：译码器，二进制（加权）和温度编码（不加权）

数模转换器分类开关阵列的编码：译码器，二进制（加权）和温度编14并行数模转换器电流按比例缩放DAC上式中，分支电流按一定的缩放比例加权产生，例如是二进制加权。并行数模转换器电流按比例缩放DAC上式中，分支电流按一定的缩15并行数模转换器例1：二进制电阻加权DAC反馈电阻用于确定DAC的增益，若RF=KR/2,电阻的范围大：非单调；速度快（寄生无关）并行数模转换器例1：二进制电阻加权DAC反馈电阻用于确定DA16并行数模转换器例2：R-2R梯形电路R值相近，DAC单调，速度快。并行数模转换器例2：R-2R梯形电路R值相近，DAC单调，速17并行数模转换器例3：电流源阵列DACMOS管的匹配精度由尺寸和W/L决定，一般好于电阻精度。当N>8时，面积增加，难匹配，采用温度编码。并行数模转换器例3：电流源阵列DACMOS管的匹配精度由尺寸18并行数模转换器电压按比例缩放DAC采用连接Vref和地之间的串联电阻分压产生各级的模拟电压，模拟电压接缓冲放大器后输出。用一个译码器来控制开关阵列。并行数模转换器电压按比例缩放DAC采用连接Vref和地之间的19并行数模转换器例1：折叠电阻串DAC如运放失调和输入无关，则是非单调的；精度由电阻网络决定；速度决定于开关导通电阻和寄生电容，速度慢；电阻串电流大。并行数模转换器例1：折叠电阻串DAC如运放失调和输入无关，则20并行数模转换器电压DAC的INL和DNL：因为Vref和地之间有2N个电阻，则从上往下：则中点

的最坏INL或或若DAC中电阻的相对精度为±1%，则使INL小于±0.5LSB的N值得到N=6并行数模转换器电压DAC的INL和DNL：因为Vref和地之21并行数模转换器电荷按比例缩放DAC原则是利用电容衰减基准电压，是一个数字控制电压衰减器。电路结构简单，和开关电容电路兼容。电路需要时钟。容性衰减器的原理如图，类似电阻分压，可得：并行数模转换器电荷按比例缩放DAC原则是利用电容衰减基准电压22并行数模转换器例1：二进制加权电荷DAC所有的开关在φ1时接地。开关Si在bi=1时接Vref，b=0时接地。由电荷守恒，得到：式中Ceq是Vref相连的电容，Ctot是总电容。并行数模转换器例1：二进制加权电荷DAC所有的开关在φ1时接23并行数模转换器电荷DAC的最大INL和DNL：当只有第i个电容和Vref相连，则理想输出为则第i位的INL：最坏情况发生在i=1时：二进制电容加权阵列的最坏DNL情况发生在MSB变化时。由等效电路，得：并行数模转换器电荷DAC的最大INL和DNL：当只有第i个电24并行数模转换器电荷DAC的最大DNL：为得到最坏情况，设C1=C+ΔC，其它电容为-ΔC。并行数模转换器电荷DAC的最大DNL：为得到最坏情况，设C125并行数模转换器例，若电容容差为±0.5%，一个8位电容DAC的最坏INL和DNL根据电容的相对精度可以估算电荷DAC的最大可能的位数假设INL在±0.5LSB之间，则根据公式若电容的相对精度为±0.1%，可解得N=10。利用近似关系一个9位DAC是可以实现的。并行数模转换器例，若电容容差为±0.5%，一个8位电容DAC26并行数模转换器三种并行DAC的性能比较并行数模转换器三种并行DAC的性能比较27并行数模转换器并行数模转换器分辨率的扩展将DAC的分辨率N分成k个子DAC，其分辨率为N/k。可使由于减小了最大和最小元件比，DAC的分辨率增加相对应的面积减小有二种方法：适当划分子DAC的模拟输出，然后将它们相加。适当划分每个子DAC的基准电压，再将所有的单个子DAC的模拟输出相加。第二种方法综合了各种按比例缩放的方法，可得到每种缩放方法的最佳性能。并行数模转换器并行数模转换器分辨率的扩展将DAC的分辨率N分28并行数模转换器相同缩放类型DAC的组合DAC的分辨率为m+k，最大最小元件比值下降。并行数模转换器相同缩放类型DAC的组合DAC的分辨率为m+k29并行数模转换器组合DAC的精度：元件精度从MSB到LSB，每位下降一半。元件精度随分辨率的增加而增加。例，缩放因子的影响。若m=2，k=2，则理想DAC的模拟输出若缩放因子有误差，1/4→3/8，则实际输出为并行数模转换器组合DAC的精度：元件精度从MSB到LSB，每30并行数模转换器DAC理想和实际的输出LSB=1/16=2/32INL=1.5LSB-INL=0LSB+DNL=0.5LSB-DNL=-1.5LSB非单调。并行数模转换器DAC理想和实际的输出LSB=1/16=2/331子区间法（subrange）DAC的组合DAC的分辨率为m+k，最大最小元件比值下降，精度讨论同前并行数模转换器子区间法（subrange）DAC的组合DAC的分辨率为m+32例，采用分流器的电流DAC并行数模转换器子DAC的电流缩放通过R和15R分流实现。例，采用分流器的电流DAC并行数模转换器子DAC的电流缩放通33串行数模转换器串行DAC的转换是顺序进行的，特点是：转换一位需要一个时钟，N位DAC需要N个时钟脉冲。电路类型有二种：电荷再分配DAC和算法型DAC串行电荷再分配DAC工作原理：再分配开关S1，将C1和C2并联，电压通过电荷再分配相等若bi=1，S2将C1预充电到Vref若bi=0，S3将C1预充电到0S4在转换开始时对C2进行初始放电转换从LSB开始到MSB结束串行数模转换器串行DAC的转换是顺序进行的，特点是：串行电荷34串行数模转换器串行数模转换器35串行数模转换器例，采用迭代的串行运算DAC当bi=1时，A导通；bi=0时，B导通；和上次输出的一半相加转换过程从LSB到MSB串行DAC性能比较串行数模转换器例，采用迭代的串行运算DAC当bi=1时，A导36数模和模数转换器数模转换器特性并行数模转换器串行数模转换器模数转换器特性串行模数转换器高速模数转换器过采样模数转换器数模和模数转换器数模转换器特性37数模和模数转换器根据输入信号和时钟的关系，有二种数据转换电路：

Nyquist-rate转换器：时钟是可处理信号频率的2倍以上，一般是2－30倍。欠采样应用。Oversampling转换器：时钟是输入信号频率的20－512倍。

通过对信号带宽内噪声的滤波，提高信噪比。

对ADC，数字滤波对DAC，模拟滤波

noiseshaping：将noise（量化噪声）推到输入信号频率之外，然后滤去。数模和模数转换器根据输入信号和时钟的关系，有二种数据转换电路38数模转换器特性用于信号处理的数模转换器数模转换器结构图数模转换器特性用于信号处理的数模转换器数模转换器结构图39数模转换器特性定义最低有效位LSB：理想的数模转换器输入N-bit数字信号满刻度值（FS）：满刻度范围：数模转换器特性定义最低有效位LSB：理想的数模转换器输入N-40数模转换器特性量化噪声：有限精度转换器将模拟值进行数字化引入的固有不确定性。等于无限精度DAC的模拟输出减去有限精度DAC的模拟输出减去DAC的动态范围：等于FSR和可分辨的最小值之比。用分贝的形式：数模转换器特性量化噪声：有限精度转换器将模拟值进行数字化引入41数模转换器特性DAC的信噪比：满刻度值和量化噪声均方根值之比对正弦波，用分贝的形式：有效位数（ENOB）：数模转换器特性DAC的信噪比：满刻度值和量化噪声均方根值之比42数模转换器特性静态转换误差：每个码字对应唯一的模拟输入，偏离理想模拟输出的偏差都归为静态转换误差。失调误差和增益误差数模转换器特性静态转换误差：每个码字对应唯一的模拟输入，偏离43数模转换器特性积分非线性误差：实际和理想有限精度特性在垂直方向上的最大偏差。微分非线性误差：在垂直方向上的相邻位相对于理想输出台阶的偏差。

若Vs是理想变化，Vcx是实际的电压变化失调误差和增益误差可表示为单位是LSB数模转换器特性积分非线性误差：实际和理想有限精度特性在垂直方44数模转换器特性一个3位DAC的INL、DNL和非单调性示意图单调性：指当转换器的数字输入信号增加时，模拟输出不会下降

即，在单调转换器中，转换特性的斜率恒为正。数模转换器特性一个3位DAC的INL、DNL和非单调性示意图45数模转换器特性例：一个非理想4位DAC的INL和DNLDAC是非单调的数模转换器特性例：一个非理想4位DAC的INL和DNLDAC46数模转换器特性转换速度：当输入码字改变时DAC提供相应的模拟输出所需的时间。影响因素有寄生电容、增益带宽积和运算放大器的摆率。运放增益的影响：例，对电阻和电容反相放大器如满足等式的N最大值为7。数模转换器特性转换速度：当输入码字改变时DAC提供相应的模拟47数模转换器特性运放带宽的影响：若是过阻尼，则GB决定运算放大器的速度若上例中运放的GB=1MHz。则：假定理想输出等于Vref，则输出的稳定值为Vref的0.5LSB：设N=8数模转换器特性运放带宽的影响：若是过阻尼，则GB决定运算放大48数模转换器测试输入-输出测试：

输出频谱测试：

码型的基频纯度高

基准噪声小

数模转换器测试输入-输出测试：输出频谱测试：码型的基频纯49数模转换器分类开关阵列的编码：译码器，二进制（加权）和温度编码（不加权）

数模转换器分类开关阵列的编码：译码器，二进制（加权）和温度编50并行数模转换器电流按比例缩放DAC上式中，分支电流按一定的缩放比例加权产生，例如是二进制加权。并行数模转换器电流按比例缩放DAC上式中，分支电流按一定的缩51并行数模转换器例1：二进制电阻加权DAC反馈电阻用于确定DAC的增益，若RF=KR/2,电阻的范围大：非单调；速度快（寄生无关）并行数模转换器例1：二进制电阻加权DAC反馈电阻用于确定DA52并行数模转换器例2：R-2R梯形电路R值相近，DAC单调，速度快。并行数模转换器例2：R-2R梯形电路R值相近，DAC单调，速53并行数模转换器例3：电流源阵列DACMOS管的匹配精度由尺寸和W/L决定，一般好于电阻精度。当N>8时，面积增加，难匹配，采用温度编码。并行数模转换器例3：电流源阵列DACMOS管的匹配精度由尺寸54并行数模转换器电压按比例缩放DAC采用连接Vref和地之间的串联电阻分压产生各级的模拟电压，模拟电压接缓冲放大器后输出。用一个译码器来控制开关阵列。并行数模转换器电压按比例缩放DAC采用连接Vref和地之间的55并行数模转换器例1：折叠电阻串DAC如运放失调和输入无关，则是非单调的；精度由电阻网络决定；速度决定于开关导通电阻和寄生电容，速度慢；电阻串电流大。并行数模转换器例1：折叠电阻串DAC如运放失调和输入无关，则56并行数模转换器电压DAC的INL和DNL：因为Vref和地之间有2N个电阻，则从上往下：则中点

的最坏INL或或若DAC中电阻的相对精度为±1%，则使INL小于±0.5LSB的N值得到N=6并行数模转换器电压DAC的INL和DNL：因为Vref和地之57并行数模转换器电荷按比例缩放DAC原则是利用电容衰减基准电压，是一个数字控制电压衰减器。电路结构简单，和开关电容电路兼容。电路需要时钟。容性衰减器的原理如图，类似电阻分压，可得：并行数模转换器电荷按比例缩放DAC原则是利用电容衰减基准电压58并行数模转换器例1：二进制加权电荷DAC所有的开关在φ1时接地。开关Si在bi=1时接Vref，b=0时接地。由电荷守恒，得到：式中Ceq是Vref相连的电容，Ctot是总电容。并行数模转换器例1：二进制加权电荷DAC所有的开关在φ1时接59并行数模转换器电荷DAC的最大INL和DNL：当只有第i个电容和Vref相连，则理想输出为则第i位的INL：最坏情况发生在i=1时：二进制电容加权阵列的最坏DNL情况发生在MSB变化时。由等效电路，得：并行数模转换器电荷DAC的最大INL和DNL：当只有第i个电60并行数模转换器电荷DAC的最大DNL：为得到最坏情况，设C1=C+ΔC，其它电容为-ΔC。并行数模转换器电荷DAC的最大DNL：为得到最坏情况，设C161并行数模转换器例，若电容容差为±0.5%，一个8位电容DAC的最坏INL和DNL根据电容的相对精度可以估算电荷DAC的最大可能的位数假设INL在±0.5LSB之间，则根据公式若电容的相对精度为±0.1%，可解得N=10。利用近似关系一个9位DAC是可以实现的。并行数模转换器例，若电容容差为±0.5%，一个8位电容DAC62并行数模转换器三种并行DAC的性能比较并行数模转换器三种并行DAC的性能比较63并行数模转换器并行数模转换器分辨率的扩展将DAC的分辨率N分成k个子DAC，其分辨率为N/k。可使由于减小了最大和最小元件比，DAC的分辨率增加相对应的面积减小有二种方法：适当划分子DAC的模拟输出，然后将它们相加。适当划分每个子DAC的基准电压，再将所有的单个子DAC的模拟输出相加。第二种方法综合了各种按比例缩放的方法，可得到每种缩放方法的最佳性能。并行数模转换器并行