ch5-存储器与IO接口原理1教学课件

ch5存储器与IO接口原理(1)幻灯片本课件PPT仅供大家学习使用学习完请自行删除，谢谢！本课件PPT仅供大家学习使用学习完请自行删除，谢谢！ch5存储器与IO接口原理(1)幻灯片本课件PPT12022/12/26第5章存储器与I/O接口原理

5.1存储器概述5.2存储系统机制

5.3S3C2410存储系统

5.4S3C2410I/O端口2022/12/26第5章存储器与I/O接口原理5.122022/12/265.1存储器概述存储器基本概念和DRAM和NANDFLASH2022/12/265.1存储器概述存储器基本概念32022/12/264存储器概述存储器的一般概念和分类按存取速度和在计算机系统中的地位存储器分为两大类：⑴主存储器：速度较快，容量较小，价格较高，用于存储当前计算机运行所需要的程序和数据，可与CPU直接交换信息，习惯上称为主存，又称内存(内部存储器)。⑵辅存储器：速度较慢，容量较大，价格较低，用于存放计算机当前暂时不用的程序、数据或需要永久保持的信息,辅存又称外存(外部存储器)或海量存储器。

外存要配备专门的设备才能完成对外存的读写。通常，将外存归入到计算机外设一类。2022/12/264存储器概述存储器的一般概念和分类42022/12/265内存（RAM+ROM）：软盘：普通1.44M+可移动100MB磁盘硬盘：几十GB

光盘CD-R、CD-R/W可擦写光盘 (650MB左右）外存磁光盘MO：高密度、大容量、快速、“无限次”擦写、寿命长、可靠性高、抗干扰强、性价比高（1.3GB~几个GB，今后目标1TB）存储器

u盘（基于USB接口的电子盘）存储器分类

2022/12/265内存（RAM+ROM）：存储器u盘（5主存储器的分类

按存储功能分只读存储器（ROM）随机存储器（RAM）按制造工艺分双极性MOS型主存储器的分类按存储功能分只读存储器（ROM）随机存储器（R62022/12/267半导体存储器ROM静态RAM（SRAM）动态RAM（DRAM）RAM掩膜型ROM可编程ROM（PROM）紫外线可擦除可编程ROM（EPROM）电可擦除可编程ROM（EEPROM）组合RAM（IRAM）闪速存储器（FlashMemory）通常用于计算机的Cache主要用于计算机的内存条将刷新电路与DRAM集成在一起主存储器的分类

2022/12/267半导体存储器ROM静态RAM（SRAM72022/12/268只读存储器分类：掩膜ROM：出厂后内部存储的数据不能改动，只能读出。PROM：可编程，只能写一次。EPROM:用紫外线擦除，擦除和编程时间较慢，次数也不宜多。E2PROM:电信号擦除，擦除和写入时需要加高电压脉冲，擦、写时间仍较长。快闪存储器(FlashMemory)：吸收了EPROM结构简单，编程可靠的优点，又保留了E2PROM用隧道效应擦除的快捷特性，集成度可作得很高。2022/12/268只读存储器分类：掩膜ROM：出厂后内部8只读存储器〔ROM〕

2022/12/269优点：电路结构简单，断电后数据不丢失，具有非易失性。缺点：只适用于存储固定数据的场合。电路结构ReadOnlyMemory只读存储器〔ROM〕

2022/12/269优点：电路结构简92022/12/2610随机存储器（RAM)优点：读、写方便,使用灵活。缺点：一旦停电所存储的数据将随之丢失（易失性）。基本结构：地址译码器、存储矩阵和读\写控制电路构成。RandomAccessMemory...2022/12/2610随机存储器（RAM)优点：读、写方便102022/12/2611存储系统的层次结构1)存储器是用来存储信息的部件，是嵌入式系统硬件中的重要组成部分。在复杂的嵌入式系统中，存储器系统的组织结构按作用可以划分为4级：①寄存器；②cache；③主存储器；④辅助存储器;寄存器cache主存储器

DRAM辅助存储器

FALSHROM

磁盘访问速度快慢容量大小2022/12/2611存储系统的层次结构1)存储器是用来存11存储系统的层次构造

越靠近CPU的存储器速度越快而容量越小2022/12/2612CPUCache主存储器辅助存储器大容量存储器外存储器内存储器存储系统的层次构造

越靠近CPU的存储器速度越快而容量越小2122022/12/26131、RAM：随机存取存储器2、SRAM：静态随机存储器3、DRAM：动态随机存储器1）SRAM读/写速度比DRAM读/写速度快；2）SRAM比DRAM功耗大；3）DRAM的集成度可以做得更大，则其存储器容量更大；4）DRAM需要周期性的刷新，而SRAM不需要

和DRAM2022/12/26131、RAM：随机存取存储器和DRA13静态RAM的构造2022/12/2614地址反相器X译码器驱动器32×32＝1024存储单元I/O电路Y译码器地址反相器输出驱动控制电路A0A1A2A3A4A5A6A7A8A9读/写CS输入输出1231321231321﹍﹍﹍﹍321231

32由存储矩阵，地址译码器，控制逻辑和三态数据缓冲器组成。静态RAM的构造2022/12/2614地址反相器X驱动器I14典型SRAM芯片1〕各SRAM芯片的引脚信号根本一样。2〕其存储容量不同,那么地址线的根数不同；3〕其存储位数不同,那么数据线的根数不同。2022/12/2615典型SRAM芯片1〕各SRAM芯片的引脚信号根本一样。20215SRAM工作过程1〕读出：地址线A10～A0送来的地址信号经译码后选中一个存储单元(其中有8个存储位)，由CS、OE、WE构成读出逻辑(CS=0，OE=0，WE=1)，翻开右面的8个三态门，被选中单元的8位数据经I/O电路和三态门送到D7～D0输出。2〕写入：地址选中某一存储单元的方法和读出时一样，不过这时CS=0，OE=1，WE=0，翻开左边的三态门，从D7～D0端输入的数据经三态门和输入数据控制电路送到I/O电路，从而写到存储单元的8个存储位中。3〕当没有读写操作时，CS=1，即片选处于无效状态，输入输出三态门至高阻状态，从而使存储器芯片与系统总线“脱离〞2022/12/2616SRAM工作过程1〕读出：2022/12/261616SRAM的读时序2022/12/2617SRAM的读时序2022/12/261717SRAM的写时序2022/12/2618SRAM的写时序2022/12/261818存储容量的扩展2022/12/2619位扩展：存储容量的扩展2022/12/2619位扩展：19字扩展：2022/12/2620字扩展：2022/12/2620202022/12/2621SRAM与CPU接口1）一般的CPU都具有和SRAM存储器接口相连的总线，因此连接方法也比较简单。微处理器与随机存储器接口的信号线一般有：2）片选信号线CE：用于选中该芯片。3）读/写控制信号线OE和WE：控制芯片数据引脚的传送方向。4）地址线：用于指明读/写单元的地址。5）数据线：双向信号线，用于数据交换。2022/12/2621SRAM与CPU接口1）一般的CP212022/12/2622SDRAM存储器及其接口1〕DRAM是动态存储器DynamicRAM的缩写，SDRAM是SynchronousDRAM的缩写，即同步动态存储器的意思。2〕BA0、BAl是块地址引脚，在／RAS有效时，所选中的存储块被激活，在／CAS有效时，所选中的存储块可进展读／写操作；／CS、／WE、／RAS、／CAS分别是片选、写、行地址选通、列地址选通；LDQM、UDQM是用于控制输入／输出数据的；CLK是时钟信号引脚，SDRAM的所有输入是在CLK上升沿有效，CKE是时钟信号使能引脚，当其无效时，SDRAM处于省电模式。2022/12/2622SDRAM存储器及其接口1〕DRA22动态随机存储器〔SDRAM〕2022/12/2623动态随机存储器是需要刷新存储器。

单管动态存储器是最典型的动态随机存储器，其存储单元的结构如图。

动态随机存储器〔SDRAM〕2022/12/2623动态随机23SDRAM构造2022/12/2624SDRAM构造2022/12/262424SDRAM工作时序2022/12/2625SDRAM工作时序2022/12/262525SDRAM存储器及其接口1〕片选信号线CE：用于选中该芯片。假设CE=0时，该芯片的数据引脚被启用；假设CE=1时，该芯片的数据引脚被制止，对外呈高阻状态。2〕读/写控制信号线OE和WE：控制芯片数据引脚的传送方向。假设是读有效，那么数据引脚的方向是向外的，CPU从其存储单元读出数据；假设是写有效，那么数据引脚的方向是向内的，CPU向其存储单元写入1数据。3〕地址线：用于指明读/写单元的地址。地址线是多根，应与芯片内部的存储容量相匹配。4〕数据线：双向信号线，用于数据交换。数据线上的数据传送方向由读/写控制信号线控制。2022/12/2626SDRAM存储器及其接口1〕片选信号线CE：用于选中该芯片262022/12/2627SDRAM存储器及其接口2022/12/2627SDRAM存储器及其接口272022/12/26281〕NOR和NAND是现在市场上两种主要的非易失闪存技术。2〕NORFlash的读取速度比NANDFlash稍快一些，NANDFlash的擦除和写入速度比NORFlash快。3〕NORFlash带有SRAM接口，NANDFlash器件使用复杂的I/O口来串行的存取数据，。4〕NANDFlash构造可以在给定的尺寸内提供更高的存储容量。5〕NANDFlash中每个块的最大擦写次数是一百万次，而NORFlash的擦写次数是十万次。NORFLASH和NANDFLASH2022/12/26281〕NOR和NAND是现在市场上两种28NANDFlash简介1〕以页为单位进展读和编程操作，以块为单位进展擦除操作。2〕数据、地址采用同一总线。实现串行读取。随机读取速度慢且不能按字节随机编程。3〕芯片尺寸小、引脚少，是位本钱最低的固态存储器。4〕芯片包含有失效块。失效块不会影响有效块的性能，但设计者需要将失效块在地址映像表中屏蔽起来。2022/12/2629NANDFlash简介1〕以页为单位进展读和编程操作，以块29NANDFlash构造2022/12/2630NANDFlash构造2022/12/263030NANDFlash构造2022/12/2631NANDFlash构造2022/12/263131NANDFlash操作1〕K9F1208芯片有4096个Block，每个Block有32个Page，每个Page有528个Byte，Block是NandFlash中最大的操作单元，擦除是以Block为单位完成的，而编程和读取是以Page为单位完成的。因此，对NANDFlash的操作要形成以下三类地址：2〕块地址〔BlockAddress〕；3〕页地址〔PageAddress〕；4〕页内地址〔ColumnAddress〕；5〕由于NANDFlash的数据线和地址线是复用的，因此，在传送地址时要用4个时钟周期来完成。2022/12/2632NANDFlash操作1〕K9F1208芯片有4096个B32NANDFlash写块操作流程2022/12/2633NANDFlash写块操作流程2022/12/2633332022/12/2634存储器接口方式高速缓存机制(CACHE)存储管理单元(MMU)5.2存储系统机制2022/12/2634存储器接口方式5.2存储系统机制34存储器接口方式1〕SRAM型的全地址/数据总线接口：这种类型的地址线数目和片内存储单元数一一对应，接口比较简单。拥有此类接口的存储器有SRAM、EPROM、EEPROM、NorFlash等。2〕DRAM型动态存储器接口：存储单元需要定期地刷新。CPU与其接口的信号线除了有与SRAM一样的信号线外，还有RAS〔行地址选择〕信号线和CAS〔列地址选择〕信号线。一般和具有动态存储器控制器的CPU相连接。拥有此类接口的存储器有DRAM、SDRAM、DDRSDRAM等。3〕串行存储器接口：与CPU以串行的方式传送地址和数据，传送速度相对较慢，多用于嵌入式系统的辅助存储器。拥有此类接口的存储器有NorFlash、串行EEPROM、串行SRAM等。2022/12/2635存储器接口方式1〕SRAM型的全地址/数据总线接口：这种类型352022/12/26361〕高速缓存控制器是微处理器用于控制访问高速缓存及主存系统的桥梁，它处于微处理器和高速缓存及主存系统之间2〕用于解决主存访问速度与CPU处理速度不相匹配的一种部件〔由集成于CPU芯片中的专门的高速存取电路实现〕。3〕或用于解决辅存访问速度与CPU处理速度不相匹配的一种部件〔由主存的一局部实现〕。4〕需要解决缓存内容与原内容不一致的问题高速缓存机制(CACHE)

2022/12/2636高速缓存机制(CACHE)36高速缓存机制(CACHE)

2022/12/2637高速缓存机制(CACHE)

2022/12/2637372022/12/2638存储管理单元(MMU)

存储管理单元〔MMU〕是集成在微处理器芯片内部、专门管理外部存储器总线的一局部硬件。主要用来完成虚实地址之间的转换。目前，越来越多的微处理器芯片均带有存储管理单元〔MMU〕。MMU完成的主要功能有：1〕将主存地址从虚拟存储空间映射到物理存储空间。2〕存储器访问权限控制。3〕设置虚拟存储空间的缓冲特性等。2022/12/2638存储管理单元(MMU)存储管理单元38MMU管理方式1〕分段方式：分段方式支持较大的、任意大小的内存区域2〕分页方式：分页方式支持较小的、固定大小的内存区域3〕段页方式：段页方式介于分段方式和分页方式之间。等。每种方式都有其特点2022/12/2639MMU管理方式1〕分段方式：分段方式支持较大的、任意大小的内39分页虚拟存储管理虚拟存储空间分成一个个固定大小的页，把物理主存储的空间也分成同样大小的一个个页。通过查询存放在主存中的页表，来实现虚拟地址到物理地址的变换。2022/12/2640分页虚拟存储管理虚拟存储空间分成一个个固定大小的页，把物理主402022/12/2641存储空间存储器接口设计5.3S3C2410存储系统2022/12/2641存储空间5.3S3C2410存储系41S3C2410存储空间

S3C2410芯片采用的是ARM920T核，使用单一的平板地址空间.该地址空间的大小为232个8位字节，这些字节单元的地址是一个无符号的32位数值，其取值范围为0到232-1。地址空间总共为4GB，其中，1GB地址空间用于支持外部存储器的连接，另外的空间有一小局部用于I/O端口或部件的寻址，其他的地址空间没有用到。2022/12/2642S3C2410存储空间

S3C2410芯片采用的是ARM9242S3C2410存储空间2022/12/2643S3C2410存储空间2022/12/264343S3C2410存储空间1〕S3C2410整个地址空间〔寻址范围〕为4GB。2〕S3C2410芯片可连接外部存储器的可寻址空间是1GB。3〕有一局部地址微处理器内部占用。用于控制存放器和I/O端口使用。4〕有大局部地址空间未被使用或不能使用。2022/12/2644S3C2410存储空间1〕S3C2410整个地址空间〔寻址范442022/12/2645外部存储器的可寻址空间2022/12/2645外部存储器的可寻址空间45S3C2410存储空间特点1〕支持小端／大端模式〔可通过软件选择〕。2〕8个存储块中，6个用于SRAM或ROM，另2个用于SDRAM、SRAM、ROM。3〕8个存储块中，7个存储块有固定起始地址，1个存储块起始地址可变。4〕支持异步定时，可用nWAIT(等待)信号来扩展外部存储器的读／写周期。5〕可编程的总线访问宽度8/16/32位，但Bank0不能通过软件编程方式设置。6〕在SDRAM中支持自主刷新和省电模式。7〕所有存储器Bank可编程访问周期。8〕存储器相关存放器〔见书〕2022/12/2646S3C2410存储空间特点1〕支持小端／大端模式〔可通过软件462022/12/2647存储器的控制寄存器 内存控制器为访问外部存储空间提供存储器控制信号，S3C2410X存储器控制器共有13个寄存器。寄存器地址功能操作复位值BWSCON0x48000000总线宽度和等待控制读/写0x0BANKCON00x48000004BANK0控制读/写0x0700BANKCON10x48000008BANK1控制读/写0x0700BANKCON20x4800000CBANK2控制读/写0x0700BANKCON30x48000010BANK3控制读/写0x0700BANKCON40x48000014BANK4控制读/写0x0700BANKCON50x48000018BANK5控制读/写0x0700BANKCON60x4800001CBANK6控制读/写0x18008BANKCON70x48000020BANK7控制读/写0x18008REFRESH0x48000024SDRAM刷新控制读/写0xAC0000BANKSIZE0x48000028可变的组大小设置读/写0x0MRSRB60x4800002CBANK6模式设置读/写xxxMRSRB70x48000030BANK7模式设置读/写xxx2022/12/2647存储器的控制寄存器寄存器地址功472022/12/2648

1、总线宽度和等待控制寄存器31302928272625242322212019181716ST7WS7DW7ST6WS6DW6ST5WS5DW5ST4WS4DW41514131211109876543210ST3WS3DW3ST2WS2DW2ST1WS1DW1XDW0XSTn：控制存储器组n的UB/LB引脚输出信号。

1：使UB/LB与nBE[3：0]相连；

0：使UB/LB与nWBE[3：0]相连WSn：使用/禁用存储器组n的WAIT状态

1：使能WAIT；0：禁止WAITDWn：控制存储器组n的数据线宽

00：8位；01：16位；10：32位；11：保留2022/12/2648 1、总线宽度和等待控制寄存器31482022/12/2649Tacs：设置nGCSn有效前地址的建立时间

00：0个；01：1个；10：2个；11：4个时钟周期Tcos：设置nOE有效前片选信号的建立时间

00：0个；01：1个；10：2个；11：4个时钟周期Tacc：访问周期

000：1个；001：2个；010：3个；011：4个时钟

100：6个：101：8个；110：10个；111：14个1514131211109876543210TacsTcosTaccTcohTcahTacpPMC2、BANKn存储器组控制寄存器（n=0--5）313029282726252423222120191817162022/12/2649Tacs：设置nGCSn有效前地址的492022/12/2650Tcoh：nOE无效后片选信号的保持时间

00：0个；01：1个；10：2个；11：4个时钟Tcah：nGCSn无效后地址信号的保持时间

00：0个；01：1个；10：2个；11：4个时钟Tacp：页模式的访问周期

00：2个；01：3个；10：4个；11：6个时钟PMC：页模式的配置，每次读写的数据数

00：1个；01：4个；10：8个；11：16个 注：00为通常模式。

注：紫色为实验箱上的配置，其值为0x07002022/12/2650Tcoh：nOE无效后片选信号的保持502022/12/2651MT：设置存储器类型

00：ROM或者SRAM，[3：0]为Tacp和PMC；

11：SDRAM，[3：0]为Trcd和SCAN；

01、10：保留Trcd：由行地址信号切换到列地址信号的延时时钟数

00：2个时钟；01：3个时钟；10：4个时钟SCAN：列地址位数

00：8位； 01：9位； 10：10位 14131211109876543210TacsTcosTaccTcohTcahTacp/TrcdPMC/SCAN

3、BANK6/7存储器组6/7控制寄存器31……171615保留MT2022/12/2651MT：设置存储器类型14131211512022/12/2652REFEN：刷新控制。 1：使能刷新；0：禁止刷新TREFMD：刷新方式。 1：自刷新 0：自动刷新Trp：设置SDRAM行刷新时间（时钟数）

00：2个时钟；01：3个；10：3个；11：4个时钟Tsrc：设置SDRAM行操作时间（时钟数）

00：4个时钟；01：5个；10：6个；11：7个时钟 注：SDRAM的行周期=Trp+Tsrc。Refresh_count：刷新计数值1514131211109876543210保留Refresh_count4、REFRESH刷新控制寄存器31……242322212019181716保留REFENTREFMDTrpTsrc保留2022/12/2652REFEN：刷新控制。 1：使能刷新522022/12/2653Refresh_count：刷新计数器值 计算公式：刷新周期=（211-Refresh_count+1）/HCLK例子：设刷新周期=15.6µs，HCLK=60MHz则 刷新计数器值=211+1-60×15.6=11132022/12/2653Refresh_count：刷新计数532022/12/2654

高24位未用。BURST_EN：ARM突发操作控制

0：禁止突发操作；1：可突发操作SCKE_EN：SCKE使能控制SDRAM省电模式

0：关闭省电模式；1：使能省电模式SCLK_EN：SCLK省电控制，使其只在SDRAM访问周期内使能SCLK 0：SCLK一直有效；1：SCLK只在访问期间有效BK76MAP：控制BANK6/7的大小及映射76543210BURST_ENXSCKE_ENSCLK_ENXBK76MAP5、BANKSIZEBANK6/7组大小控制寄存器2022/12/2654 高24位未用。76543210B542022/12/2655BK76MAP：控制BANK6/7的大小及映射

100：2MB； 101：4MB；

110：8MB 111：16MB；

000：32MB； 001：64MB 010：128MB2022/12/2655BK76MAP：控制BANK6/7的552022/12/2656WBL：突发写的长度。0：固定长度；1：保留TM：测试模式。 00：模式寄存器集；其它保留CL：列地址反应时间

000：1个时钟；010：2个时钟；

011：3个时钟；其它保留BT：猝发类型

0：连续； 1：保留BL：猝发时间

000：1个时钟；其它保留

6、MRSRB6/7BANK6/7模式设置寄存器1514131211109876543210WBLTMCLBTBL2022/12/2656WBL：突发写的长度。0：固定长度；562022/12/26572022/12/2657572022/12/2658NandFlash控制器的寄存器寄存器地址功能操作复位值NFCON0x4E000000NandFlash配置读/写-NFCMD0x4E000004NandFlash命令读/写-NFADDR0x4E000008NandFlash地址读/写-NFDATA0x4E00000CNandFlash数据读/写-NFSTAT0x4E000010NandFlash状态读/写-NFECC0x4E000014NandFlash纠错读/写-2022/12/2658NandFlash控制器的寄存器582022/12/2659NFEN：NF控制器使能控制

0：禁止使用； 1：允许使用IECC：初始化ECC编码/解码器控制位

0：不初始化ECC； 1：初始化ECCNFCE：NF片选信号nFCE控制位持续时间设置

0：nFCE为低有效； 0：nFCE为高无效TACLE：CLE/ALE持续时间设置值（07） 持续时间＝HCLK*(TACLS+1)

CLE/ALE：命令/地址锁存允许1514131211109876543210NFENXIECCNFCETACLEXTWRPH0XPWRPH10-000-0-01、NFCONFlash配置寄存器2022/12/2659NFEN：NF控制器使能控制1514592022/12/2660TWRPH0：写信号持续时间设置值（0～7） 持续时间＝HCLK*(TWRPH0＋1)

TWRPH1：写信号无效后CLE/ALE保持时间设置值（0～7） 持续时间＝HCLK*(TWRPH1＋1)1514131211109876543210保留命令字2、NFCMDFlash命令寄存器2022/12/2660TWRPH0：写信号持续时间设置值（602022/12/2661

高24位未用，低8位为读入或者写出的数据1514131211109876543210保留地址值3、NFADDRFlash地址寄存器1514131211109876543210保留输入/输出数据4、NFDATAFlash数据寄存器

高24位未用，低8位为Flash存储器地址值2022/12/2661 高24位未用，低8位为读入或者写612022/12/2662RnB：NandFlash存储器状态位

0：存储器忙； 1：存储器准备好1514131211109876543210保留RnB5、NFSTATFlash状态寄存器1514131211109876543210错误校正码#1错误校正码#06、NFECCFlash错误校正码寄存器31302928272625242322212019181716保留错误校正码#22022/12/2662RnB：NandFlash存储器状622022/12/2663S3C2410启动方式两种启动方式：1〕非NANDFlash启动方式，S3C2410访问0X00000000地址，因此，启动代码应该放在0X00000000地址上，BOOTROM的总线宽度可以由OM[1:0]确定。2〕NANDFlash启动方式，此时，CPU将从NANDFlash中读取代码来启动。2022/12/2663S3C2410启动方式两种启动方式：63S3C2410启动方式Bank0存储块可以外接SRAM类型的存储器或者具有SRAM接口特性的ROM存储器(如NORFlash)，其数据总线宽度应设定为16位或32位中的一种。当0号存储块作为ROM区，完成引导装入工作时(从0x00000000启动)，Bank0存储块的总线宽度应在第一次访问ROM前根据OM1、OM0在复位时的逻辑组合来确定2022/12/2664OM1OM0引导ROM数据的宽度00NANDFlash模式0116位1032位11测试模式S3C2410启动方式Bank0存储块可以外接SRAM类型的642022/12/2665非NANDFlash启动方式设计8位ROM/Flash设计32位BOOTROM2022/12/2665非NANDFlash启动方式设计8652022/12/2666非NANDFlash启动方式设计用16位ROM设计16位BOOTROM2022/12/2666非NANDFlash启动方式设计用662022/12/2667NANDFlash启动方式

2022/12/2667NANDFlash启动方式67S3C2410存储器接口设计1〕与2片8位的ROM连接方法2022/12/2668S3C2410存储器接口设计1〕与2片8位的ROM连接方法268S3C2410存储器接口设计2〕与1片16位的ROM连接2022/12/2669S3C2410存储器接口设计2〕与1片16位的ROM连接2069S3C2410存储器接口设计3〕与2片8位FLASH的连接方法2022/12/2670S3C2410存储器接口设计3〕与2片8位FLASH的连接方70S3C2410存储器接口设计4〕与1片16M的SDRAM的连接方法2022/12/2671S3C2410存储器接口设计4〕与1片16M的SDRAM的连71S3C2410存储器接口设计5〕与2片16M的SDRAM的连接方法2022/12/2672S3C2410存储器接口设计5〕与2片16M的SDRAM的连72I/O接口的编址方式—端口映射2022/12/26731）I/O接口独立编址——端口映射方式这种编址方式是将存储器地址空间和I/O接口地址空间分开设置，互不影响。设有专门的输入指令（IN）和输出指令（OUT）来完成I/O操作。主要优点：内存地址空间与I/O接口地址空间分开，互不影响，译码电路较简单，并设有专门的I/O指令，所以编程序易于区分，且执行时间短，快速性好。缺点：只用I/O指令访问I/O端口，功能有限且要采用专用I/O周期和专用I/O控制线，使微处理器复杂化。I/O接口的编址方式—端口映射2022/12/26731）I73I/O接口的编址方式——内存映射2022/12/26741）2）I/O接口与存储器统一编址方式——内存映射这种编址方式不区分存储器地址空间和I/O接口地址空间，把所有的I/O接口的端口都当作是存储器的一个单元对待，每个接口芯片都安排一个或几个与存储器统一编号的地址号。也不设专门的输入/输出指令，所有传送和访问存储器的指令都可用来对I/O接口操作。主要优点：访问内存的指令都可用于I/O操作，数据处理功能强；同时I/O接口可与存储器部分共用译码和控制电路。缺点：一是I/O接口要占用存储器地址空间的一部分；二是因不用专门的I/O指令，程序中较难区分I/O操作。

I/O接口的编址方式——内存映射2022/12/26741）742022/12/26755.4S3C2410I/O端口——内存映射1〕S3C2410有117个有复用功能的I/O端口引脚：2〕PortA(GPA)23个输出端口；3〕PortB(GPB)11个I/O端口；4〕PortC(GPC)16个I/O端口；5〕PortD(GPD)16个I/O端口；6〕PortE(GPE)16个I/O端口；7〕PortF(GPF)8个I/O端口；8〕PortG(GPG)16个I/O端口；9〕PortH(GPH)11个I/O端口；2022/12/26755.4S3C2410I/O端口—752022/12/2676端口寄存器及引脚配置 每一个端口都有4个寄存器，它们是：引脚配置寄存器、数据寄存器、引脚上拉寄存器等。RegisterAddressR/WDescriptionResetValueGPXCON0x560000x0R/W端口X配置寄存器XGPXDAT0x560000x4R/W端口X数据寄存器XGPXUP0x560000x8R/W端口X上拉寄存器XRESERVED0x560000xCR/W端口X保留寄存器-2022/12/2676端口寄存器及引脚配置Register762022/12/2677 GPADAT寄存器为准备输出的数据其值为23位[22：0]

注意：（1）当A口引脚配置为非输出功能时，其输出无意义； （2）从引脚输入没有意义。1、端口A寄存器及引脚配置

RegisterAddressR/WDescriptionResetValueGPACON0x56000000R/W端口A引脚配置寄存器0x7FFFFFGPADAT0x56000004R/W端口A数据寄存器-RESERVED0x56000008-端口A保留寄存器-RESERVED0x5600000C-端口A保留寄存器-2022/12/2677 GPADAT寄存器为准备输出的数772022/12/26781、端口A寄存器及引脚配置

位号位名位值:01位号位名位值:0122GPA22输出nFCE10GPA10输出ADDR2521GPA21输出nRSTOUT9GPA9输出ADDR2420GPA20输出nFRE8GPA8输出ADDR2319GPA19输出nFWE7GPA7输出ADDR2218GPA18输出ALE6GPA6输出ADDR2117GPA17输出CLE5GPA5输出ADDR2016GPA16输出nGCS54GPA4输出ADDR1915GPA15输出nGCS43GPA3输出ADDR1814GPA14输出nGCS32GPA2输出ADDR1713GPA13输出nGCS21GPA1输出ADDR1612GPA12输出nGCS10GPA0输出ADDR011GPA11输出ADDR26FCE:Flash片选2022/12/26781、端口A寄存器及引脚配置 位号位782022/12/2679GPBDAT为准备输出或输入的数据 其值为11位[10：0]GPBUP端口B上拉寄存器，位[10：0]有意义。

0：对应引脚设置为上拉 1：无上拉功能

注意：

当B口引脚配置为非输入/输出功能时，其寄存器中的值没有意义。2、端口B寄存器及引脚配置

RegisterAddressR/WDescriptionResetValueGPBCON0x56000010R/W端口B引脚配置寄存器0x0GPBDAT0x56000014R/W端口B数据寄存器-GPBUP0x56000018R/W端口B上拉寄存器0x0RESERVED0x5600001C-端口B保留寄存器-2022/12/2679GPBDAT为准备输出或输入的792022/12/2680端口B引脚配置寄存器

位号位名位值:0001101121,20GPB10输入输出nXDREQ0Reserved19,18GPB9输入输出nXDACK0Reserved17,16GPB8输入输出nXDREQ1Reserved15,14GPB7输入输出nXDACK1Reserved13,12GPB6输入输出nXBACKReserved11,10GPB5输入输出nXBREQReserved9,8GPB4输入输出TCLK0Reserved7,6GPB3输入输出TOUT3Reserved5,4GPB2输入输出TOUT2Reserved3,2GPB1输入输出TOUT1Reserved1,0GPB0输入输出TOUT0Reserved2022/12/2680端口B引脚配置寄存器 位号位名位802022/12/2681GPCDAT为准备输出或输入的数据 其值为16位[15：0]GPCUP端口C上拉寄存器，位[15：0]有意义。

0：对应引脚设置为上拉 1：无上拉功能

注意：

当C口引脚配置为非输入/输出功能时，其寄存器中的值没有意义。3、端口C寄存器及引脚配置

RegisterAddressR/WDescriptionResetValueGPCCON0x56000020R/W端口C引脚配置寄存器0x0GPCDAT0x56000024R/W端口C数据寄存器-GPCUP0x56000028R/W端口C上拉寄存器0x0RESERVED0x5600002C-端口C保留寄存器-2022/12/2681GPCDAT为准备输出或输入的812022/12/2682端口C引脚配置寄存器

位号位名位值位号位名位值000110110001101131,30GPC15输入输出VD7保留15,14GPC7输入输出LCDVF2保留29,28GPC14输入输出VD6保留13,12GPC6输入输出LCDVF1保留27,26GPC13输入输出VD5保留11,10GPC5输入输出LCDVF0保留25,24GPC12输入输出VD4保留9,8GPC4输入输出VM保留23,22GPC11输入输出VD3保留7,6GPC3输入输出VFRAME保留21,20GPC10输入输出VD2保留5,4GPC2输入输出VLINE保留19,18GPC9输入输出VD1保留3,2GPC1输入输出VCLK保留17,16GPC8输入输出VD0保留1,0GPC0输入输出VEND保留2022/12/2682端口C引脚配置寄存器 位号位名位822022/12/2683GPDDAT为准备输出或输入的数据 其值为16位[15：0]GPDUP端口D上拉寄存器，位[15：0]有意义。

0：对应引脚设置为上拉 1：无上拉功能 初始化时，[15：12]无上拉功能，而[11：0]有上拉

注意：

当D口引脚配置为非输入/输出功能时，其寄存器中的值没有意义。4、端口D寄存器及引脚配置

RegisterAddressR/WDescriptionResetValueGPDCON0x56000030R/W端口D引脚配置寄存器0x0GPDDAT0x56000034R/W端口D数据寄存器-GPDUP0x56000038R/W端口D上拉寄存器0xF000RESERVED0x5600003C-端口D保留寄存器-2022/12/2683GPDDAT为准备输出或输入的832022/12/2684端口D引脚配置寄存器位号位名位值位号位名位值000110110001101131,30GPD15输入输出VD23nSS015,14GPD7输入输出VD15保留29,28GPD14输入输出VD22nSS113,12GPD6输入输出VD14保留27,26GPD13输入输出VD21保留11,10GPD5输入输出VD13保留25,24GPD12输入输出VD20保留9,8GPD4输入输出VD12保留23,22GPD11输入输出VD19保留7,6GPD3输入输出VD11保留21,20GPD10输入输出VD18保留5,4GPD2输入输出VD10保留19,18GPD9输入输出VD17保留3,2GPD1输入输出VD9保留17,16GPD8输入输出VD16保留1,0GPD0输入输出VD8保留2022/12/2684端口D引脚配置寄存器位号位名位842022/12/2685GPEDAT为准备输出或输入的数据 其值为16位[15：0]GPEUP端口E上拉寄存器，位[15：0]有意义。

0：对应引脚设置为上拉 1：无上拉功能 初始化时，各个引脚都有上拉功能。

注意：

当E口引脚配置为非输入/输出功能时，其寄存器中的值没有意义。5、端口E寄存器及引脚配置

RegisterAddressR/WDescriptionResetValueGPECON0x56000040R/W端口E引脚配置寄存器0x0GPEDAT0x56000044R/W端口E数据寄存器-GPEUP0x56000048R/W端口E上拉寄存器0x0RESERVED0x5600004C-端口E保留寄存器-2022/12/2685GPEDAT为准备输出或输入的852022/12/2686端口E引脚配置寄存器位号位名位值位号位名位值000110110001101131,30GPE15输入输出IICSDA保留15,14GPE7输入输出SDDAT0保留29,28GPE14输入输出IICSCL保留13,12GPE6输入输出SDCMD保留27,26GPE13输入输出SPICLK0保留11,10GPE5输入输出SDCLK保留25,24GPE12输入输出SPISI0保留9,8GPE4输入输出IISSDO保留23,22GPE11输入输出SPISO0保留7,6GPE3输入输出IISSDI保留21,20GPE10输入输出SDDAT3保留5,4GPE2输入输出CDCLK保留19,18GPE9输入输出SDDAT2保留3,2GPE1输入输出IISSCLK保留17,16GPE8输入输出SDDAT1保留1,0GPE0输入输出IISLRCK保留2022/12/2686端口E引脚配置寄存器位号位名位862022/12/2687GPFDAT为准备输出或输入的数据 其值为8位[7：0]GPFUP端口F上拉寄存器，位[7：0]有意义。

0：对应引脚设置为上拉 1：无上拉功能 初始化时，各个引脚都有上拉功能。

注意：

当F口引脚配置为非输入/输出功能时，其寄存器中的值没有意义。6、端口F寄存器及引脚配置

RegisterAddressR/WDescriptionResetValueGPFCON0x56000050R/W端口F引脚配置寄存器0x0GPFDAT0x56000054R/W端口F数据寄存器-GPFUP0x56000058R/W端口F上拉寄存器0x0RESERVED0x5600005C-端口F保留寄存器-2022/12/2687GPFDAT为准备输出或输入的872022/12/2688端口F引脚配置寄存器位号位名位值0001101115,14GPF7输入输出EINT7保留13,12GPF6输入输出EINT6保留11,10GPF5输入输出EINT5保留9,8GPF4输入输出EINT4保留7,6GPF3输入输出EINT3保留5,4GPF2输入输出EINT2保留3,2GPF1输入输出EINT1保留1,0GPF0输入输出EINT0保留2022/12/2688端口F引脚配置寄存器位号位名位882022/12/2689GPGDAT为准备输出或输入的数据 其值为16位[15：0]GPGUP端口G上拉寄存器，位[15：0]有意义。

0：对应引脚设置为上拉 1：无上拉功能 初始化时，[15:11]引脚无上拉功能，其它引脚有。

注意：

当G口引脚配置为非输入/输出功能时，其寄存器中的值没有意义。7、端口G寄存器及引脚配置

RegisterAddressR/WDescriptionResetValueGPGCON0x56000060R/W端口G引脚配置寄存器0x0GPGDAT0x56000064R/W端口G数据寄存器-GPGUP0x56000068R/W端口G上拉寄存器0xF800RESERVED0x5600006C-端口G保留寄存器-2022/12/2689GPGDAT为准备输出或输入的892022/12/2690端口G引脚配置寄存器位号位名位值位号位名位值000110110001101131,30GPG15输入输出EINT23nYPON15,14GPG7输入输出EINT15SPICLK129,28GPG14输入输出EINT22YMON13,12GPG6输入输出EINT14SPISI127,26GPG13输入输出EINT21nXPON11,10GPG5输入输出EINT13SPISO125,24GPG12输入输出EINT20XMON9,8GPG4输入输出EINT12LCD-PEN23,22GPG11输入输出EINT19TCLK17,6GPG3输入输出EINT11nSS121,20GPG10输入输出EINT18保留5,4GPG2输入输出EINT10nSS019,18GPG9输入输出EINT17保留3,2GPG1输入输出EINT9保留17,16GPG8输入输出EINT16保留1,0GPG0输入输出EINT8保留LCD-PEN:POWER_ENABLEnSS0:SPI0_SELECT2022/12/2690端口G引脚配置寄存器位号位名位902022/12/2691GPHDAT为准备输出或输入的数据 其值为11位[10：0]GPHUP端口H上拉寄存器，位[10：0]有意义。

0：对应引脚设置为上拉 1：无上拉功能

注意：

当H口引脚配置为非输入/输出功能时，其寄存器中的值没有意义。8、端口H寄存器及引脚配置

RegisterAddressR/WDescriptionResetValueGPHCON0x56000070R/W端口H引脚配置寄存器0x0GPHDAT0x56000074R/W端口H数据寄存器-GPHUP0x56000078R/W端口H上拉寄存器0x0RESERVED0x5600007C-端口H保留寄存器-2022/12/2691GPHDAT为准备输出或输入的912022/12/2692端口H引脚配置寄存器

位号位名位值:0001101121,20GPH10输入输出CLKOUT1Reserved19,18GPH9输入输出CLKOUT0Reserved17,16GPH8输入输出UCLKReserved15,14GPH7输入输出RXD2nCTS113,12GPH6输入输出TXD2nRTS111,10GPH5输入输出RXD1Reserved9,8GPH4输入输出TXD1Reserved7,6GPH3输入输出RXD0Reserved5,4GPH2输入输出TXD0Reserved3,2GPH1输入输出nRTS0Reserved1,0GPH0输入输出nCTS0Reserved2022/12/2692端口H引脚配置寄存器 位号位名位922022/12/26939、端口其它控制寄存器

RegisterAddressR/WDescriptionResetValueMISCCR0x56000080R/W混合控制寄存器0x10330DCLKCON0x56000084R/WD时钟控制寄存器0x02022/12/26939、端口其它控制寄存器 Regist93I/O端口应用举例2022/12/2694voidMain(void){BoardInitStart();//系统初始化，MMU初始化

SystemClockInit();//系统时钟初始化

rGPECON=（（rGPECON|0x00000140）&0xfffffd7f//GPIOE初始化

while（1）

{ledlight（）；//LED灯亮

Delay（3000）；//延时

ledclear（）；//LED灯灭}I/O端口应用举例2022/12/2694voidMain94ch5存储器与IO接口原理(1)幻灯片本课件PPT仅供大家学习使用学习完请自行删除，谢谢！本课件PPT仅供大家学习使用学习完请自行删除，谢谢！ch5存储器与IO接口原理(1)幻灯片本课件PPT952022/12/26第5章存储器与I/O接口原理

5.1存储器概述5.2存储系统机制

5.3S3C2410存储系统

5.4S3C2410I/O端口2022/12/26第5章存储器与I/O接口原理5.1962022/12/265.1存储器概述存储器基本概念和DRAM和NANDFLASH2022/12/265.1存储器概述存储器基本概念972022/12/2698存储器概述存储器的一般概念和分类按存取速度和在计算机系统中的地位存储器分为两大类：⑴主存储器：速度较快，容量较小，价格较高，用于存储当前计算机运行所需要的程序和数据，可与CPU直接交换信息，习惯上称为主存，又称内存(内部存储器)。⑵辅存储器：速度较慢，容量较大，价格较低，用于存放计算机当前暂时不用的程序、数据或需要永久保持的信息,辅存又称外存(外部存储器)或海量存储器。

外存要配备专门的设备才能完成对外存的读写。通常，将外存归入到计算机外设一类。2022/12/264存储器概述存储器的一般概念和分类982022/12/2699内存（RAM+ROM）：软盘：普通1.44M+可移动100MB磁盘硬盘：几十GB

光盘CD-R、CD-R/W可擦写光盘 (650MB左右）外存磁光盘MO：高密度、大容量、快速、“无限次”擦写、寿命长、可靠性高、抗干扰强、性价比高（1.3GB~几个GB，今后目标1TB）存储器

u盘（基于USB接口的电子盘）存储器分类

2022/12/265内存（RAM+ROM）：存储器u盘（99主存储器的分类

按存储功能分只读存储器（ROM）随机存储器（RAM）按制造工艺分双极性MOS型主存储器的分类按存储功能分只读存储器（ROM）随机存储器（R1002022/12/26101半导体存储器ROM静态RAM（SRAM）动态RAM（DRAM）RAM掩膜型ROM可编程ROM（PROM）紫外线可擦除可编程ROM（EPROM）电可擦除可编程ROM（EEPROM）组合RAM（IRAM）闪速存储器（FlashMemory）通常用于计算机的Cache主要用于计算机的内存条将刷新电路与DRAM集成在一起主存储器的分类

2022/12/267半导体存储器ROM静态RAM（SRAM1012022/12/26102只读存储器分类：掩膜ROM：出厂后内部存储的数据不能改动，只能读出。PROM：可编程，只能写一次。EPROM:用紫外线擦除，擦除和编程时间较慢，次数也不宜多。E2PROM:电信号擦除，擦除和写入时需要加高电压脉冲，擦、写时间仍较长。快闪存储器(FlashMemory)：吸收了EPROM结构简单，编程可靠的优点，又保留了E2PROM用隧道效应擦除的快捷特性，集成度可作得很高。2022/12/268只读存储器分类：掩膜ROM：出厂后内部102只读存储器〔ROM〕

2022/12/26103优点：电路结构简单，断电后数据不丢失，具有非易失性。缺点：只适用于存储固定数据的场合。电路结构ReadOnlyMemory只读存储器〔ROM〕

2022/12/269优点：电路结构简1032022/12/26104随机存储器（RAM)优点：读、写方便,使用灵活。缺点：一旦停电所存储的数据将随之丢失（易失性）。基本结构：地址译码器、存储矩阵和读\写控制电路构成。RandomAccessMemory...2022/12/2610随机存储器（RAM)优点：读、写方便1042022/12/26105存储系统的层次结构1)存储器是用来存储信息的部件，是嵌入式系统硬件中的重要组成部分。在复杂的嵌入式系统中，存储器系统的组织结构按作用可以划分为4级：①寄存器；②cache；③主存储器；④辅助存储器;寄存器cache主存储器

DRAM辅助存储器

FALSHROM

磁盘访问速度快慢容量大小2022/12/2611存储系统的层次结构1)存储器是用来存105存储系统的层次构造

越靠近CPU的存储器速度越快而容量越小2022/12/26106CPUCache主存储器辅助存储器大容量存储器外存储器内存储器存储系统的层次构造

越靠近CPU的存储器速度越快而容量越小21062022/12/261071、RAM：随机存取存储器2、SRAM：静态随机存储器3、DRAM：动态随机存储器1）SRAM读/写速度比DRAM读/写速度快；2）SRAM比DRAM功耗大；3）DRAM的集成度可以做得更大，则其存储器容量更大；4）DRAM需要周期性的刷新，而SRAM不需要

和DRAM2022/12/26131、RAM：随机存取存储器和DRA107静态RAM的构造2022/12/26108地址反相器X译码器驱动器32×32＝1024存储单元I/O电路Y译码器地址反相器输出驱动控制电路A0A1A2A3A4A5A6A7A8A9读/写CS输入输出1231321231321﹍﹍﹍﹍321231

32由存储矩阵，地址译码器，控制逻辑和三态数据缓冲器组成。静态RAM的构造2022/12/2614地址反相器X驱动器I108典型SRAM芯片1〕各SRAM芯片的引脚信号根本一样。2〕其存储容量不同,那么地址线的根数不同；3〕其存储位数不同,那么数据线的根数不同。2022/12/26109典型SRAM芯片1〕各SRAM芯片的引脚信号根本一样。202109SRAM工作过程1〕读出：地址线A10～A0送来的地址信号经译码后选中一个存储单元(其中有8个存储位)，由CS、OE、WE构成读出逻辑(CS=0，OE=0，WE=1)，翻开右面的8个三态门，被选中单元的8位数据经I/O电路和三态门送到D7～D0输出。2〕写入：地址选中某一存储单元的方法和读出时一样，不过这时CS=0，OE=1，WE=0，翻开左边的三态门，从D7～D0端输入的数据经三态门和输入数据控制电路送到I/O电路，从而写到存储单元的8个存储位中。3〕当没有读写操作时，CS=1，即片选处于无效状态，输入输出三态门至高阻状态，从而使存储器芯片与系统总线“脱离〞2022/12/26110SRAM工作过程1〕读出：2022/12/2616110SRAM的读时序2022/12/26111SRAM的读时序2022/12/2617111SRAM的写时序2022/12/26112SRAM的写时序2022/12/2618112存储容量的扩展2022/12/26113位扩展：存储容量的扩展2022/12/2619位扩展：113字扩展：2022/12/26114字扩展：2022/12/26201142022/12/26115SRAM与CPU接口1）一般的CPU都具有和SRAM存储器接口相连的总线，因此连