第11章半导体器件使用的可靠性

第19页共19页第十一章半导体器件使用的可靠性1*半导体器件使用中的可靠性问题一．正确使用半导体器件的重要性半导体器件失效原因，不仅来自于器件本身的固有可靠性因素，而且还取决于用户所选择电路的工作条件/实装条件/环境极其它各种使用条件等。使用不当是造成器件失效的主要原因之一，并且常常与违反技术标准文件的要求有关。半导体器件可靠性是一个综合指标，它取决于许多相互联系因素的组合。它们的可靠性等级，总的来说是在设计阶段形成，在制造阶段得到保障，在使用阶段得到保持的。因此半导体器件的可靠性不仅取决于固有可靠性，而且与使用正确与否密切相关。固有可靠性包含设计可靠性和制造可靠性，它是可靠性的基础，但使用可靠性同样很重要，尤其是在器件固有可靠性得到较大提高的情况下，使用不当的问题更为突出。例如美国“罗姆航空研究中心”公布的两批失效分析数据，可以清楚地说明这一问题，情况如表11-1和表11-2所示。其中，表11-1的“电学超应力”一项占56.8%，表11-2的电学和机械超应力占23%，排除故障中损坏占13%（两项共计36%）。它们均属于使用不当造成，也就是说属于使用的可靠性问题。使用可靠性取决于人为因素和使用与维护的程序及设备等。由于目前出现在使用可靠性方面的问题愈来愈多，因此使用可靠性的研究也日益受到重视，并且发展成为一门学科人为工程。把人为工程的原理应用于系统设计/研制/制造/试验/维修和系统或辅助系统的操作上，可以最大限度地减少人为差错造成的可靠性损失。表11-1集成电路现场失效（1967—1971）电学超应力56.8%复查良好11.8%表面问题11.8%金属化问题5.9%芯片问题7.8%引线和键合问题5.9%表11-2导弹制导计算机集成电路失效分析（1967—1969）键合和引线5.1%芯片4.8%金属化13.1%表面8.1%封装13.1%电学和机械的超应力23%排除故障中损坏13%复查良好19.8%当前半导体器件的可靠性已经有了明显的提高（尤其是“七专”器件），因此使用方面存在的问题逐渐在上升，有的已经上升为主要矛盾之一（晶体管和小规模集成电路比较突出）。为了提高半导体器件的使用可靠性，本章将介绍一些在系统设计/器件装配和保管等方面应予注意的事项。二．半导体器件的选择与控制1．半导体器件的选择与控制是多学科的任务。它需要器件工程师/失效分析工程师/可靠性工程师和设计工程师门的共同努力完成。器件控制活动占器件选择/应用和采购等全部工作的一大部分。器件选择与控制的关键是：（1）签定合同后30天内承包商与采购单位之间的会晤。（2）规定规范格式，按照合同选择器件。（3）编制基本的器件优选目录。尽量减少器件种类。鼓励使用现有的优选器件。（4）确定关键产品（执行关键功能）（5）估计器件将会受到的应力。确定应用中需要的可靠性水平。（6）选择适当的降额系数。半导体器件的工作条件/实装条件/环境条件等使用条件的选择不当是造成失效的主要原因之一。为了使半导体器件能在高可靠要求的条件下工作，必须合理地选择最大额定值/降额因子和封装形式等。2．最大额定值和降额因子的选取。半导体器件的最大额定值通常是指“绝对最大额定值”。最大额定值表中所规定的数值，无论在怎样恶劣的条件下即使瞬间都不允许超过这个临界值。当出现瞬时超过最大额定值时，器件性能就会立即劣化或者击穿，即使以后能暂时工作其寿命也将大大缩短。因此设计电路时，应充分考虑到工作时即便外界条件发生很大变化，也不允许超过器件的直流最大额定值而且还应考虑器件的安全工作区/负载变化/峰值电压和电流等。应用降额法可以使器件而且最终会使设备的可靠性得到进一步改善。降额可以定义为：为提高可靠性，将加给器件的电/热和机械应力限制到低于它们规定或经证明的能力水平。降额可以通过降低应力来实现，也可以靠提高器件的强度来达到。选择强度较高的器件通常是最实际的方法。最大限度地减轻半导体器件的工作状态，降低芯片温度是提高半导体器件可靠性的重要措施，它对设计师未预见到的系统异常现象提供附加保护。因此，可靠性设计中对降额因子的选取是一个十分重要的问题。降额因子因器件的种类不同而略有差异，大体包括电/环境/机械三类：（1）电压/电流/功率/负载等电应力方面的降额措施。（2）温度/湿度等环境应力方面的降额措施。（3）振动/冲击等机械应力方面的降额措施。降额因子的确定应根据可靠性要求/环境温度/费用/性能/重量/体积和环境控制等要求因素进行全面的权衡研究来确定。3．封装形式的选择。封装形式大体有两种，即气密封装和塑料封装。气密封装包括：金属封装（晶体管型的金属密封外壳）/陶瓷封装（陶瓷双列直插式和陶瓷扁平封装）/低熔点玻璃封装等。封装形式的选择应根据设备的使用目的/可靠性要求/工作环境/成本等因素综合考虑来决定。在工作环境苛刻/设备寿命要求超过十年或者要求高可靠性等情况下应采取气密封装型。国外的塑料封装70年代已突破了有关技术关键，可靠性有了很大的提高/当设备在环境温度/湿度/盐雾等工作环境条件良好的情况下，塑料封装仍可应用于高可靠设备中。塑料封装器件的失效率主要取决于环境条件，在工作环境有连续空调的良好条件下，塑料封装也能达到与气密封装现场失效率相同的水平，因此军方使用塑封器件的兴趣也提高了。但是，在工作环境近似于自然环境/温度变化剧烈或者通风性差/易出现水汽露点的情况下，塑料封装就容易发生耐湿性变差而导致失效。因此，军方反对采用塑封器件的立场仍没有改变。目前MIL—S—19500和MIL—M—38510两项军标中只允许使用气密封装器件。由于塑料封装的成本低/机械性能好/便于大批量生产，因此，今后发展的趋势是塑料封装器件的生产比例逐年增大，应用范围也将越来越大。TO-5型（晶体管型金属壳封装）通常不用于航空电子设备或其它有较强振动/冲击和加速度场合。因为它们只靠引线悬臂安装，而本体并不支撑。如果在设备中必须使用TO-5型封装的器件时，应当利用介质垫片给器件封装本体提供机械支撑，以增强其抗振性能。三．电浪涌引起的失效电浪涌（即电瞬变）指的是一种随机的短时间的电压/电流冲击，它是设备装调和使用过程中常出现的问题。电浪涌虽然平均功率很小，但瞬间功率却非常大，因此对半导体器件的破坏性很大，轻则引起逻辑电路出现错误或引起PN结内部的局部损伤，重则使PN结严重损坏，甚至铝金属也烧熔飞溅。（一）电浪涌的主要来源1．动力电路上有大功率负载，在大功率负载接通和断开瞬间，电源线和地线内就会出现电浪涌。2．系统中有长电缆供电，当接通或断开电源的瞬间，在电缆的另一端将出现一次电浪涌。3．系统内高压电路（如显象管）积累灰尘容易引起放电，在附近的导线内产生电浪涌。4．静电积累：由于工作时穿尼龙服/袜和塑料拖鞋等相互摩擦很容易产生静电积累。自动装配线上的橡皮传送带也容易产生静电积累。当电路管腿与它们接触时，由于静电放电产生静电浪涌，它对MOS电路和线性电路的输入端危害较大。5．某些特殊的开关电路，如电子开关等，在开关瞬间，输出回路有数百毫安的电浪涌；在地线上容易出现浪涌信号。当设计和使用不当时，很容易引起故障。6．核爆炸瞬间产生很强的电磁脉冲辐射，当设备的连线屏蔽不良时，在导线内就会感应出很强的电浪涌。7．某些电子管示波器的同步脉冲输入端，当同步开关转换时，就会在“同步输入”端产生一个100200V的电压浪涌输出，引起输出同步脉冲的器件被烧毁。8．电子设备机壳带电，集成电路与机壳相碰放电，在电路中就产生一次浪涌。9．电烙铁漏电并且接地不良对MOS电路输入端和双极单稳电路及震荡器的外接元件造成的损坏特别严重。如果只是将烙铁体接地，烙铁头长期使用后氧化严重易引起烙铁接地不良，同样会造成集成电路损坏（一般用铜丝点焊在烙铁头上直接接地，能较好地解决这一问题）。10．带长电缆的电路，由于电感电容和阻抗不匹配等因素在终端引起振荡。（二．）防电浪涌的一些措施1．输入端加保护电路。MOS集成电路输入端加栅保护电路，防止栅氧化物被静电击穿。可控硅/TTL/二极管等器件根据需要也可采用不同形式的保护电路。在有电磁脉冲的特殊环境，设备的输入和输出端均应加钳位二极管保护电路。保护电路的形式如图11-111-4所示。++LGSCRSCR+RGDzRDz图11-1可控硅整流器（SCR）保护VDDVDDVZ=30VCMOS80V30VCMOS输入输出CMOSCMOS输入输出1.5KΩ-Vss30V-Vss图11-2COMS电路的保护VCCVCC0.1uF0.1uFTTLTTLTTLTTL输入输出输入输出图11-3TTL电路的保护2-10mH0.01uF220V输入R1R10.1—0.5uf2-10mH图11-4二极管保护图11-5交流回路浪涌滤波器2．因为电子设备中的外部干扰主要来自电源系统，所以可在交流回路中接浪涌滤波器如图11-5所示。为了更好地滤去电浪涌，可采用性能更好的低通滤波器，如图11-6所示。3．接通和断开电源，外加电压不能出现不稳定状态。4．电烙铁头和电子仪器外壳接地良好，最好用20-30V交流对烙铁供电。5．避免静电产生：尼龙工作服清洗后，增加去除静电措施（国内还未解决）；人体串1MΩ电阻接地；室内应保持一定湿度。6．在电磁脉冲环境中对机壳和外接引线都要采取严格的屏蔽措施。7．电路设计上应采取某些防护措施。（1）有继电器等电感作负载的开关电路，在线圈两端并钳位二极管。（2）用RC网络吸收浪涌电压，如图11-7所示。（3）高频电路中不能采用电容接地，只能在“基极”串适当电阻。（4）电源线内的浪涌电压采取并电容的方法解决。铁氧体磁棒2uF2uF4uF2uF2uF图11-6交流回路的低通滤波器四．操作失误烧毁半导体器件1．装调设备时，由于人为事故常造成集成电路和晶体管烧毁。例如计算机中的线性电路电源电压为正负15V（即30V）TTL数字电路为正5V；当较高的直流电压与TTL输入端或输出端相碰时将会引起电路烧毁（因Bveb小于8V）。2．调机表笔引起管腿间短路有可能烧毁集成电路；对于有“晶体管基极”的输入端和检测端，而两旁又有电源管脚的情况，表笔头短路管腿将会烧毁集成电路。3．对于TO-5管壳，如果管壳是通过铝丝与地引出腿相接，当检测波形时表笔头不慎引起电源与管壳接通。将烧断管壳—地相连的铝丝，引起电路地线浮空而失效。4．印制板焊接时多余的焊锡引起短路，加电工作时同样会烧毁集成电路。5．测试时反插/误接/管腿短路等可能损坏器件。6．稳压电源集成电路，因使用几种电源，由于加电次序出错，将可能引起PNP可控硅寄生效应而烧毁电路。总之，凡是半导体器件出现烧毁现象（除高电压和大功率管外），首先应从使用和设计不当去找原因，大多数是由于操作失误或违反操作规程将不允许的应力因素加于半导体器件，使器件遭到不应有的破坏。对于烧毁失效，关键是要找出导致烧毁的原因，总结经验，并在以后的设计和管理中，对加到器件上的最大应力采取专门的限制措施，从而保护器件免遭电压/电流过应力的破坏。这些防范措施对保护电子设备的可靠性是十分必要的。五．干扰信号引起的故障计算机下机失效电路中，常有“重测合格”电路，其中有一部分属于误判。机器工作人员有时把干扰信号引起数字电路出现的故障误判为该电路失效。数字电路的抗干扰性能较差，接地线上的干扰脉冲非常容易超过噪声阈值。这种情况在调机和正常性调整中常有出现，可是设备中的干扰信号是随机的，常常捉摸不定/神出鬼没，因此分析起来十分困难。当遇到干扰故障时，必须对现象进行仔细分析，并反复试验和查找才可能找到干扰信号的来源。干扰信号的大小与布线设计/印制板安装位置以及电源系统中的电浪涌大小等因素有关。（一）干扰信号的来源干扰信号一般来源与电磁耦合和电容耦合，有以下几种情况：1．小信号线靠近大信号线（如开关稳压器/存储器/的磁芯电流驱动线等），或者平行走线。2．小信号线附近有高压放电。3．地线电阻大，大的电流浪涌（如电子开关等）在地线电阻上的压降引起干扰信号。4．交流供电系统接有大负荷设备，在它们接通或断开瞬间电源系统就会出现干扰信号。（二）提高设备抗干扰性能的措施1．设计和选用抗干扰性能好的电路2．信号线应尽量避免或缩短平行走线，线间距不能太小。3．在系统部件之间或印制板之间的信号线上增加隔离门。4．交流供电回路增加浪涌滤波电路（如图11-6所示）。5．电子系统要有良好的接地。特别是数字电路驱动传输线路时，必须慎重地保证传输线接地回路里流动时会遇到高阻抗，从而产生尖峰噪音。消除这种尖峰噪音的原则是：（1）将双扭线和同轴线回路接在靠近驱动和接收装置有良好接地的终端。（2）用0.1uF电容器将靠近器件的线路驱动门和线路接收门的Vcc去耦。（3）通过“麦加（mecca）”接地点进行零点接地。底盘和地靠得越紧密并成为一个整体，系统噪音抑制特性就越好。因此，底盘和接地母线系统应当在电气上和机械上紧密地连接在一起。印制板的接地和去耦也同样重要。最满意的安排应当是双面有镀层的板，其一侧安装互连接点，另一侧是整体接地平面。对大块印制板来说，串音（附近信号线路进入信号线的噪音）可能成为问题。采用适当的接地网络会有效地减少串音和大地噪声。为了减少噪声和串音，对印制板的接地，建议采取以下措施：接地母线无论在哪里都应尽可能宽。在印制板周围构成完整的环路，使板的两侧通过分开的插脚进入系统接地。驱动长线的门应具有在门电路Vcc终端去耦的Ccc电源，并将电容器/器件和传输线的地都接到公共点上。大多数电子设备的接地实际上不是与大地连接，而是借助信号与电源的公共点连接。六．防止机械损伤引起失效设备的电装过程，必须防止机械过应力引起的半导体器件损坏，尤其要重视引线成型/切断/印制版的安装/清洗/装散热板等工序的安全操作规程，否则很难保证器件的可靠性。1．弯腿整形时，不能将机械应力加在管腿根部。弯腿时如果不用夹具固定根部，在根部直接进行弯曲，就会引起管腿根部的损伤，甚至断裂，或者引起绝缘珠碎裂，破坏了气密性。2．弯腿时使用夹具的钳口应光滑，避免损伤管腿镀层；不要使引线反复弯折。3．印制版上的器件安装孔，孔间隔离要与器件间隔一致。插件时或插好后不要硬拉管腿，防止在管腿和管壳间加上过大的应力。半导体器件和印制版之间应留出适当间隙，使用衬底加固是一个好办法。4．安装功率器件散热板时应注意以下几点：（1）适当地使用紧固转矩。（2）注意散热板的平整度。（3）避免给管壳加上机械应力。（4）先将器件装到散热板上再焊引线。（5）装配完毕不允许对器件的散热板和管壳再进行金属加工或整形。5．使用超声波清洗时要特别小心：震动源不能接触器件和印制电路板，避免振断器的内部引线和振裂管腿的绝缘瓷珠。为了防止器件谐振，频率应选在28—29KHz，清洗时间应小于30秒钟。七．过高温度引起的破坏半导体器件一般不宜于长时间处于高温状态，因此，焊接（不论采用烙铁焊还是射束焊）或管腿浸锡时温度和时间要适当选择并严格控制。过高温度引起的破坏，主要反映在芯片与底座的键合材料上。一方面是键合材料与芯片和底座之间的热膨胀不一致。界面处机械应力或张力是温度和有关材料的热膨胀系数之差的函数。当热膨胀不一致产生的力超过界面处接合材料的强度时，就会发生失效。例如：芯片与底座的接触电阻增加或陶瓷双列直插式的蜜蜂遭到破坏等。半导体器件在装印制版前，常常要先经过浸锡处理。如果浸锡温度过高，时间过长，焊锡又浸到管腿根部，就会损坏半导体器件（引起器件特性劣化），甚至壳内出现金属小球多余物），特别是对二极管尤为严重。一般说二极管的可靠性应是最好的，但在设备上的表现往往不是这样，有时可靠性表现反而很差，其中金属壳二极管或玻璃壳二极管，它们芯片都是用低温铅锡合金（200*C左右可熔化）焊接到金属底座上或下电极的管腿上，并且芯片距离腿根部很近；如果浸锡不当管壳内铅锡合金就会熔化并在铅锡合金表面生长一层氧化层，结果导致芯片与焊料间的接触电阻增加，引起性能劣化（如稳压管的稳压性能变坏），有时还会出现时好时坏的不稳定现象，甚至焊料溢出形成金属球多余物，引起瞬时短路。浸锡或焊接时，切勿超过耐焊试验规定的条件（距离管体1—1.5mm，260*C时间10s，350*C时为3s）。对于二极管还应降低更多。筛选中的高温存放，温度也不宜过高，最好不要超过175*C。对于银浆粘片和铅锡合金粘片以及塑封的器件，温度最高不能超过150*C；因为温度过高银浆中的银会析出，银浆编制会导致接触电阻增加。温度过高还会使树脂脆化碳化。温度过高也会引起铅锡合金氧化变质造成接触电阻增加等等。存放温度过高不仅会引起焊料失效，而且还会引起管腿氧化降低可焊性，容易造成管腿虚焊。八．其它1．对于某些部件或特殊电路应适当考虑它们的特殊要求，例如：MOS器件对静电积累十分敏感，不能使用易带静电的塑料合或塑料袋包装，最好采用导电物体包装或铝箔包装。包装时管腿应短路，MOS单管无栅保护电路，对静电尤其敏感。MOS器件作“模拟转换”电路和震荡电路时（图11-9）对漏电流要求很严格，允许的漏电流比数字电路小得多，否则会产生误动作，在设备上的这类电路不仅要求器件漏电流很小，而且印制板端子间的漏电流也要很小，因此要用绝缘材料涂敷印制板，并要求降低环境温度，创造良好的使用环境；设计印制板时，要使图11-9中AB间的电阻值大于103MΩ。（3）测试MOS集成电路的自动测试仪不能使用塑料导轨（采用金属导轨并接地）。如果使用塑料导轨，充上的静电荷经测量头放电会造成损坏集成电路输入端。（4）塑料封装器件的清洗溶液切勿使用氯系溶剂（如三氯乙烯/三氯乙烷等），可用洗净剂进行清洗。2．半导体器件位置的合理安排。半导体器件的可靠性很大程度上取决于工作环境条件。如器件的工作温度受设备内部元器件安排的影响，因此，电子设备的可靠性也依赖于元器件的位置布局。为了保证半导体器件的高可靠性，不仅要考虑使用温度和散热条件，而且还应充分注意半导体器件在系统里的装配位置。以下列举几个器件位置安排不当的例子和有关处理措施。（1）在半导体器件附近，装有大型电阻器等发热源，这种布置会将热量传递到半导体器件的散热板上，并很快传递到半导体器件上，这种不正常的加热会降低半导体器件的可靠性，遇到这种情况应考虑通风冷却。设计时半导体器件应置于远离高温元器件的地方，耗能元件的位置应尽可能分散。在空气或冷却剂流动的方向采用垂直安置散热器。ABAB（a）模拟转换电路（b）震荡电路图11-9MOS器件电路举例（2）半导体器件布置在高压电路附近或设备下半部分的角落里，常因积累上灰尘使半导体器件的绝缘性能退化而产生误动作。如遇这种情况必须采用防水树脂涂敷印制电路板和半导体器件（3）半导体器件用于高压或者高频设备中时，常因布线和引线配置不当，致使电压感应产生的浪涌电压击穿半导体器件。（4）印制电路板上应设置检验器件工作情况的测试点。检测点位置最好设置在不会因维修检验错误而加上不正常电压的地方。3．使用半导体器件应注意事项：（1）不要超过最大额定值，尽量降额使用。（2）尽量减小热应力及湿度应力。（3）连接引线时，在引线和主体间应避免加上不必要的力。（4）外引线切断/成形或者插上印制板后，应避免将印制板产生的机械应力加到引线上。（5）不要使用强酸性焊剂。（6）对于MOS电路/MOS器件/肖特基电路/双极浅结器件/线性电路等，在使用/运输/保管等过程中应避免静电的影响，注意防止静电击穿。（7）测试时应避免将测试仪器的浪涌电压加到半导体器件上。（8）注意防止摔跌，对于大功率管和陶瓷封装大规模集成电路更应特别注意。（9）使用条件特殊，应事先与生产厂技术部门协商。4．半导体器件的贮存方法最好采用下述方法保管半导体器件，如果保管不善就有可能降低电气特性，使可焊性变坏，损伤外观，甚至还会导致半导体器件失效。（1）保管库房的温度应控制在适当范围，最理想的保管条件是5—30*C，40—60%RH。（2）保管环境应无有害气体，并且灰尘要少。（3）应使用不易带静电的容器。（4）在保管期间半导体器件不能施加任何机械应力。（5）需长期保管的器件应在未装配之前保管。（6）保存期间应避免温度激烈变化，以免水分凝结成水珠。（7）未封装的器件管芯，应保存在阴暗/湿度低/灰尘少的地方。从密封容器的开封到装配，时间最长不能超过5天。2*CMOS电路的故障分析一．概述CMOS集成电路为N沟MOS管和P沟MOS管组成的互补形式的电路。组成电路的基本单元有：反相器/传输门/和输入保护电路。其中最基本的是反相器，它的线路/工作点和剖面结构如图11-10所示。VDDIDSIDSPMOSNMOSPMOSinoutPMOSNMOSNMOSVDDVVDDVin=VDDin=VSSVDDinVSSoutN+P+P+N+N+P+PPMOSN图11-10CMOS反相器的线路/工作点和剖面CMOS电路具有功耗小/抗干扰能力强/输入阻抗高/工作电压范围大/单工作电源工作速度快逻辑摆幅大/抗幅照性能好，成本低等优点，因此CMOS电路在各种电子产品中得到广泛的应用。虽然CMOS电路有许多优点，但是它也存在一些特殊问题，如果使用者对它不够了解，使用中不加注意，就容易出现差错，甚至损坏。有的使用者反映CMOS电路在使用中容易出差错，可靠性不好，这种情况往往并不是CMOS电路本身的问题，而是使用者对CMOS电路的某些特殊问题不够了解，使用中未采取必要防范措施而发生的故障。本节针对这一问题，总结了CMOS电路存在的有关问题及改进措施并加以讨论，提供使用者和失效分析工作者参考。二．静电损伤和防护由于CMOS电路的输入阻抗很高，输入电容小，所以对静电损伤十分敏感。一些绝缘性能极好的材料很容易产生静电积累，干燥时电压可达20—30KV。随着MOS电路集成度的提高，器件尺寸进一步缩小，所以对静电损伤也更加敏感。为了提高抗静电性能，MOS电路的各输入端均设计了抗静电性能良好的保护线路，常用的保护电路如图11-11所示。VDDVDDD1D2RVinVoutVinVoutD2RD2多晶电阻扩散电阻保护电路保护电路（a）（b）图11-11CMOS电路的输入保护电路人体的静电容为10—200pF，人体对CMOS电路的破坏电压为1000—1500V，而化纤工作服的静电电压高达20000V以上，因此，MOS电路使用时应采取防静电措施，常用的防静电措施有：（1）在运输/储存/装配等过程中应将电路各腿保持相同电位（管腿插入导电的泡沫塑料中或使管腿短路）（2）操作者人体接地（手腕装金属环）。（3）工作台/设备/测试仪/工具等接地良好。（4）避免用塑料制品包装MOS电路。（5）穿防静电工作服（如吸水性强的木棉工作服）。（6）工作环境应保持一定的湿度。三．闩锁效应CMOS电路中由于有P阱存在，构成了PNPN可控硅结构，如图11-12所示。在正常工作状态下P阱结处于反偏状态，可控硅未被触发，但电源/输出或输入端有较强电浪涌信号触发时，VDD—VSS间会出现低阻大电流，这一现象称为CMOS电路的闩锁效应。如果电源不加限流电阻，CMOS电路就会烧毁，烧毁部位多发生在地线上，如图11-13所示。闩锁是CMOS电路固有的（也是特有的）失效机理。详细情况见第三章。正常工作状态下，只要输入和输出端的电压满足下式，就可防止发生闩锁。VDD>Vout>Vss，VDD>Vin>Vss但使用中如果出现以下情况则容易发生闩锁：1．如果Vin<Vss且输入端触发电流在10—15mA时寄生可控硅结构将会被触发。例如输入端有震荡或接地导线电阻过大等情况就可能触发闩锁，如图11-14所示。因此，使用线路有尽量减少输入回路的电容和导线长度，以防止发生震荡。2．使用两种电源时容易引起闩锁：（1）如果驱动电路的电源电压Va高于被驱动电路的电源电压Vb，则Va通过CMOS电路有电流流向Vb，Vb使A门拉出电流和B门输入端注入电流增大，当电流I>10mA时很容易出现闩锁。如图11-15所示。（2）两个相连设备使用不同电源，如果两个电源在开和关的过程中出现时间差（如先开VDD1或先关VDD2）容易触发闩锁。为了防止发生闩锁，可在两级门之间串进限流电阻Rp，限制电流在1mA左右（VDD=10V时选10KΩ），电路及波形如图11-16所示。3．VDD导线的电阻R较大，容易触发闩锁，因为IDD的峰值电流易造成VDD<Vout和VDD<Vin。为了减少电源线上的电阻R，电源线要尽量短而粗。为了避免噪声进入电路，电源要加滤波电容器C，一般用10—100uF电解电容和0.010.1uF陶瓷电容或树脂电容并联，如图11-17所示。VDDVDDVinRsD1D2RlVinRWD2RVssD2（b）SCR等效电路（a）输入电路VssVoutVDDVinRiDpP+ P+N+N+N+P+P+N+DiRWP阱RsN-衬底（c）剖面结构图11-12CMOS输入端线路剖面结构及SCR等效电路VDDVDD51KALVinL0.1uFR(a)输入端有震荡（b）接地导线电阻大图11-14触发闩锁状态示意图VAVBVA>VBIAB图11-15使用两种电源易引起闩锁VDD1+5VVDD2+6VD1VDD1I小于1mARpRiVDD2D2开电源时间差关电源时间差图11-16使用不同电源时采取的预防措施电源CRinVDDCMOSIDDCMOSVDD加C后VDD图11-17电源导线电阻大及存在噪声时的保护措施RC保护电阻保护电阻RRs图11-18有大电容负载时的保护措施4．输出输入信号线上接有大电容负载C时容易造成Vout大于VDD，并且大电容的充电电流大（即触发电流大）因此容易引起闩锁。为了防止闩锁，可串联数千欧限流保护电阻，如图11-18所示。当负荷较重时，为了提高驱动能力可用数个门并联，但应注意选用门槛电压相同（如同一芯片上的门）/边缘较好的门电路（减少浪涌电流）以防闩锁发生。四．输入缓慢的脉冲引起的故障因为CMOS电路有较高的输入阻抗，所以输入端可接大电阻作成长时间常数的定时器或延时电路，根据CMOS电路的转换特性，输入电压在转换电压（1/2VDD）附近时PMOS电路和NMOS管同时处于导通状态，此时输出端出现不稳定状态。当输入信号为缓慢变化的脉冲时，CMOS电路处于不稳定状态的时间增长，电路容易发生震荡。震荡时电路的抗干扰性能变差，功耗显著增大。防止震荡的方法有：1．对输入脉冲的上升或下降时间有一定限制：普通CMOS电路，上升时间为10us时已不能用。对于计数器或移位寄存器电路更应加以严格限制，一般5V时应小于5us，10V时应小于1us，15V时应小于200ns。2．用施密特触发电路进行整形。五．意外杂波的产生1．延迟时间不一致引起的杂波。门电路输入端A/B电路的延迟时间不同，在输出端将产生的意外杂波，如图11-19所示。2．组合电路中的意外杂波有：（1）在组合电路中连接级数不同是造成意外杂波的常见原因。（2）门输入端采用二极管扩展时，由于电阻与输入电容引起的延迟，可能引起意外杂波。3．为了防止上述意外杂波的产生应注意：（1）开关时间差别较大的电路不要一起使用。（2）不同厂家的CMOS电路一起使用时要多加注意。（3）“或”/“与”输入信号尽可能选取来自相同级数的信号。（4）使用电容器吸收意外杂波较为有效，“1”静态意外杂波的吸收电容应接电源，“0”静态意外杂波的吸收的电容应接地，具体电路如11-20所示。4．顺序电路的意外杂波。有JK触发器构成的同步计数器，因有各级延迟，如果它的输出与后级输出连至两个“或”门就会产生意外杂波。如果杂波的宽度在100ns以上对电路就有较大影响。因此，线路设计时要避免前级的补数信号与后级的真值信号组合在一起。对于同步计数器，当负载是电容和长线时，一旦各级输出有时间差，就会产生意外杂波。六．干扰信号引起的故障CMOS电路虽然抗干扰性能好，但是如果使用不当也会带来问题，在某些特殊场合应采取相应的防范措施。干扰信号来源及改进措施如下：1．开关接点跳动（如继电器或按键接触不良）可采用JK触发器或施密特触发器抑制干扰信号，电路如图11-21所示。2．电源回路干扰信号的抑制措施：（1）在电源上并大电容和小电容，降低电源阻抗并注意配线。（2）交流电源输入端安装低通滤波器，使来自交流电源的干扰信号不进入CMOS电源。3．强干扰场合下，可在输入端增加具有延迟特性的施密特触发电路来抑制干扰信号。4．在强电磁感应场合（如周围有电弧焊/大电力开关。马达转动等）应采取以下抑制措施：（1）信号线配置应避免形成回路。（2）采用绞合线以减少感应电压。（3）布线加上环形铁圈。（4）外机壳接地将全部CMOS予以隔离。（5）VDDVss间插入电容。5．信号线不要经过机械接点，采用CMOS电路作为切换开关。6．防止静电感应干扰的方法：（1）信号线尽量短。（2）为防止串音，配线间要加隔离。（3）小信号的传送线应采用绞合线或隔离线。（4）降低系统整体阻抗。7．防止震荡的方法：如果CMOS电路输入—输出间有偶合或输入处1/2VDD附近时，电路可能会发生震荡。防止的方法有：（1）输出与输入应避免平行走线。（2）输入电路的RC时间常数不应过大。8．防止尖波电流（电浪涌）的产生，当系统使用大量CMOS电路时，在电平转换瞬间电源内将有较大尖波电流产生。如果该电源又同时驱动继电器或灯泡，此尖波电流还会变得更大，电源电压也会产生波动。特别是在灯泡发亮瞬间，因有较大突发电流，电源中的尖波电流会更大。减小灯泡突发电流的线路如图11-22所示。9．防止雷击引起的干扰。雷击常会在电源线或信号线中引起干扰，有效的消除方法是在电路中尽可能减小接地电阻值，并在电源处装接雷吸收器。10．探测干扰信号的方法。探测线路如图11-23所示：当有正干扰信号时“红色”发光管亮，有负干扰信号时“绿色”发光管亮。七．与电源有关的故障1．电源阻抗要低。CMOS电路工作时电源线和地线内有尖波电流出现，如果电源阻抗较高（特别是高频阻抗）尖波电流将会使CMOS电路产生误动作。降低电源阻抗的方法一般是在电源地之间跨接高频特性良好的电容（如100uF钽电容和0.1uF的钛电容或云母电容）2．电源容量问题。CMOS电路的静态电流远小于动态电流，因此，电源容量必须用动态功耗来计算（即开关瞬间吸收尖波电流的容量）。但为了防止CMOS电路发生闩锁，常常要求限制供电电源的电流容量，电流应满足系统电路在“上限工作频率”时的电流需要，但不宜过大。常用的限流供电电源的形式如图11-24所示（Rs为限流电阻）。3．电源电压变化的影响。电源电压变化对MOS电路的参数有较大影响。平均延迟时间Tpd/最高工作频率Fmax/门槛电压Vth等随电源电压VDD的变化规律，如图11-25所示。八．温度变化引起的故障MOS管为多子器件，因为载流子迁移率具有负温度系数，所以MOS器件的温度性能优于双极器件（少子器件）。但随着温度升高，MOS器件的跨导Gm/最高工作频率Fmax和阈值电压Vt都下降，引起CMOS电路故障：1．温度升高Gm减小，引起CMOS电路驱动能力减弱，当驱动较重负载时（如TTL电路）更为突出。例如：NMOS在+85*C时负载能力下降11%，PMOS在+85*C时下降16%。驱动能力减弱导致对负载电容充电的RC时间常数增加（具有正温度系数），所以高温下CMOS电路容易出现杂波而引起故障。在出现杂波的端点上加接电容可以减小或消除杂波。2．最高工作频率Fmax随温度的变化。由于温度升高Gm下降，导致Fmax下降。Fmax下降（即Tpd增大）造成10—20%的高速CMOS电路的功耗发热问题不能忽视。3．阈值电压Vt随温度的变化。NMOS管的Vtn随温度升高而下降，PMOS管的Vtp随温度升高而上升（但变化较小）。反相器的输入输出特性，电流特性如图11-26所示，温度由25*C增加到85*C，Vt变化0.10.2V。这种变化对于一般应用线路的影响并不大，但对利用RC充放电工作的定时器或延迟电路，其设立时间因温度变化会发生偏差，所以这类电路不能用于精密度要求较高的电路中。AAAA杂波图11-19意外杂波的产生VDD静态“1”意外杂波静态“2”意外杂波图11-20意外杂波的吸收VDDR1JQoutR2CCPQK图11-21采用JK触发器抑制开关接点干扰信号预热电流V灯图11-22减小尖波电流的电路VDD5KΩ探测端AVDDLED300Ω300ΩLED重置B5KΩ正输入负A重置B重置图11-23干扰信号探测线路Rs10V10VRs12V10V0.1uF20uF10.6V图11-24限流供电电路LogTpdLogFmaxVthVth≈1/2VDDVDDVDDVDD图11-25电源电压变化对MOS电路参数的影响4．动态电路的Fmin随温度变化。动态移位寄存器和动态存储器等动态逻辑电路的时钟脉冲，其工作频率下限Fmin十分重要。因为温度升高漏电电阻减小，所以电容C上存放电荷的时间缩短，从而引起Fmin上升。例如+85*C与25*C相比Fmin上升100倍，这种变化对系统工作十分不利。因此动态逻辑系统在低频工作时要特别注意Fmin的上升问题。5．温度升高输入漏电流增大，使寄生电路的漏电流增大。九．其它问题1．不用输入端的处置。因为MOS电路的输入阻抗很高，所以MOS电路输入端不能浮空；如果输入端浮空，干扰信号很容易进入电路并引起工作不稳定。因此，不用的输入端必须串数百千欧电阻按逻辑功能接VDD或Vss，这样的连接可降低输入阻抗以防止干扰信号的进入。当整机或系统工作时，带电状态下拔印制电路板会造成下一级CMOS电路输入端浮空，因此调机时在带电状态下不能拔印制板。多输入端门电路，由于各端们槛电压有区别，所以输入端连接方法不同，其转移特性也有较大变化