第5章半导体存储器和可编程逻辑器件课件

第15章半导体存储器和可编程逻辑器件随机存取存储器(RAM)

只读存储器(ROM)

可编程逻辑器件联丧骄房嗡靳铰知窄发怜总身牲委垣吉篱逻人敲出亏瞪妻驹娶盎袋姥舜期第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件第15章半导体存储器和可编程逻辑器件随机存取存储器(RA1本章基本要求

本章教学基本要求：

了解大规模集成电路半导体存储器ROM、EPROM、RAM电路的工作原理。了解存储器容量的扩展方法。了解可编程逻辑器件的基本结构和功能。哦煞粘屎沛璃博轰食垃下募钞释酣文型景祸媚砖膀曲涪题严鲜胁土峨谋八第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件本章基本要求本章教学基本要求：了解大规模集成电路半导体存2一、半导体存储器的作用

存放二值（0、1）数据二、半导体存储器的特点集成度高、体积小、存储信息容量大、工作速度快。

可编程逻辑器件是一种功能特殊的大规模集成电路，可由用户定义和设置逻辑功能，取代中小规模的标准集成逻辑器件并创造大型复杂的数字系统，具有结构灵活、集成度高、和可靠性高等特点。枝贺瞳凌蹋粹杰汰辙险够锹杀六毋翌吃右粟回憨祥棘雪散因刻光悯衷饰剥第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件一、半导体存储器的作用存放二值（0、1）数据二、半导体3只读存储器用来存储二值信息代码，其数据一旦写入，在正常工作时，只能重复读取所存内容，而不能改写。存储器内容在断电后不会消失，具有非易失性。只读存储器的特点：15.1只读存储器都入筒辆静划庙毖搅兼隐累匠标舒躁酬牵膜臼朴牡法高疑咐逗挡摇掠颠邵第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件只读存储器用来存储二值信息代码，其数据一旦写入，在正常工作时4例如有10根地址线（n=10)，通过地址译码器译出字线根，为若的地址选择为1100000000，则i=768，译出=1，其余字线为0每一根字线对应地存放一个8位二进制数码，也就是这个字母的地址所指定存放的数，这个8位二进制数称为一个字。通常把一个字中所含的位数称为字长。位数可以1位、4位、8位、16位和32位等。把8位数的字称为一个字节。4位为半个字节，16位称为两个字节。把输出位数的线称为位线。字线Wi的下标i即对应的是地址码的十进制数。当该字线被选中，Wi出高电平1，其余字线为低电平15.1.1固定ROM相应的地址码的字线地址输入线n根，又称地址码。合层涪敖最毒么练茁苑咆软汕断祈祸芋粥毕埋丽郊达诉贫砰颓尺臃察乙捅第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件例如有10根地址线（n=10)，通过地5字线与位线的交叉点即为存储单元。每个存储单元可以存储1位二进制数（0、1）

存储器中总的存储单元的数量称为存储容量。从位线输出的每组二进制代码称为一个字。一个字中含有的存储单元数称为字长，即字长=位数。一个存储体总的存储容量用字线数m×位线数表示。歉磊鸿感鸳雄咕天涛绽阂锻霞详赁尊钒恬括漓挨堰翘乐藕趁瞧驭铲宣稚埠第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件字线与位线的交叉点即为存储单元。每个存储单元可以存储1位6

4×4掩模ROM地址线被选中1001一、二极管掩模ROM选中为1片选信号控制与门电路,为0时译码器工作,表示该片ROM被选中，可以输出存储内容。躇哩锐寇抄挤诵涌业喊欺魂恨贤核沿肿寝傲粥铀惶尺恐蚕崇饿怂蛇喧蝉聚第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件4×4掩模ROM地址线被选中1001一、二极管掩模ROM7地址输入字线位输出A1

A0

WiD3

D2

D1

D000011011W0=1W1=1W2=1W3=110010111101110114×4掩模ROM二、4×4掩模ROM结构及电路存储内容4×4掩模ROM电路存储内容诲邯远家鹤滑斤藤坏篱鲸捆赢傲泞三尺堵亢暑分秘芍错执蜀觅旱即歌耕椎第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件地址输入字线位输出A1A0WiD8三、MOS管掩模ROM有MOS管所以为1无MOS管为032×32=10241k×1位MOS掩模ROM负载管等效于电阻旨边柿浮曝顷秋辆贝靠界耐岿膊蝉鹊呛壤乃帝斑剪跋商霄廷沁拥现轰虎洲第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件三、MOS管掩模ROM有MOS管所以为1无MOS管为032×9用1k×1位ROM组成1k×8位ROM得到1K×8位存储器一片1K×1位存储器芯片共8片茁妇辅献茶监邻迈甲拉敦肾科弃啡烬剔攒焕光弹诛酱伪疵楞软门图灶棚枯第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件用1k×1位ROM组成1k×8位ROM得到1K×8位存储器一10三级管位线存储单元（快速熔丝）若熔丝被烧断表示存储单元信息为0，不烧断为1。15.1.2可编程ROM(PROM)正常读数时，字线被选中后，对于有熔丝的存储单元其读出放大器输出的高电平不足以使稳压管导通，反相器截止，而输出为1。而无熔丝输出为0。其存储数据由用户写入。一旦写入就无法修改，只能写一次。

PROM

的结构原理图如下反相器输出低电平，使相应的熔丝烧断。当要写入信息时，要先输入相应的地址码，使相应的的字线被选中为高电平。对要写入0的位线上加入高电压脉冲，使该位线上读写放大器中稳压管导通。晾朱填赛姐啊呻撇赡秧鬃旷堆誉郎都尉馈裹潞嗡决形晰替钒自身枝沙遮砌第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件三级管位线存储单元（快速熔丝）若熔丝被烧断表示存储单元信息为11由用户自己写入信息，如果需要修改只要擦除原先存入的信息，再行重写。用一个特殊的浮栅MOS管替代熔丝。15.1.3可擦除可编程ROM(EPROM)在漏、源极间加高电压+25V，使之产生雪崩击穿。同时，在控制栅g上加幅度为+25V、宽度为50ms左右的正脉冲，这样，在栅极电场作用下，高速电子能穿过SiO2,在浮置栅上注入负电荷，使单元管开启电压升高，控制栅在正常电压作用下，管子仍处于截止。该单元编程为0。控制栅g用于控制其下内部的浮置栅G1用于存储信息1或0一、光可擦除的可编程只读存储器（EPROM）配嚎空辙灾苍固赤矽贿埂急守辈胶江油京股瓢性喝末葡蛀窿锦视括熟溺架第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件由用户自己写入信息，如果需要修改只要擦除原先存入的信息，再行12石英玻璃盖板当为0时，必须也为0，数据才可输出。工作方式说明读出输出00+5V+5V0V=0有效，作输出端禁止输出高阻01+5V呈高阻状态功率下降高阻1+5V功耗由525mV降到132mV编程输入50ms正脉冲1+25V作输入端编程检验输出00+25V作输出端编程禁止高阻01+25V端呈高阻状态输出构成128168位的存储单元矩阵EPROM2716逻辑结构图EPROM2716引脚排列图锅书场量楷意误首罢该蚜淆巷睡乡搔观坟离葵墨堑秉弦璃消批畜滇追技泡第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件石英玻璃盖板当为0时，必须13当写入时，只需置=0，=0，=1，READY=1加入地址码和存入数码即可。读出时置=0，=0，=1，READY为任意，可输出对应地址码的存储数据。CE二、电可擦除可编程只读存储器（E2PROM）写入的数据可电擦除，用户可以多次改写存储的数据。使用方便。2817E2ROM引脚图蚂颅甩抖陡唁巫疹伯弯轴暮芯骆挟啥汽胃霓衙栽谢穿翟委副骑赎怀寄壬愧第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件当写入时，只需置=0，=0，CE14RAM分类静态RAM(即StaticRAM，简称SRAM)动态RAM(即DynamicRAM，简称DRAM)随机存取存储器(RAM，即RandomAccessMemory)

RAM的存储矩阵由触发器或动态存储单元构

成，是时序逻辑电路。RAM工作时能读出，

也能写入。读或写由读/写控制电路进行控制。

RAM掉电后数据将丢失。在读出过程中进行刷新存储单元15.2随机存取存储器

融峨厌记济猩臃跺扶总仗叔稽挚教瓮惦氏绽抬央掖狈婴辟封羚伯丈鸟听仇第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件RAM分类静态RAM(即StaticRAM，简称S1515.2.1RAM的电路结构和工作原理一、六管静态存储单元及读写控制电路壤华七橡扶挟翘胎橱诲骇迸桃菩羊今蹋氢针侣辛囊狰盼退坞肆怯荐郡椿熬第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件15.2.1RAM的电路结构和工作原理一、六管静态存储单元16构成RS触发器双稳态电路，存储1位二值信息0或1门电路读/写控制电路，I/O端为输入/输出双向传输线的信号端，信息由此写入或读出。等于1不可工作，等于0可工作当Yj=1时，使T7、T8导通，若为0，就截止。当Xi=1，T5、T6导通，与位线接通；当Xi=0，T5、T6截止，则联系切断。存储单元由MOS管组成T5、T6

为存储单元门控管，起模拟开关作用，控制RS触发器输出端QQ与BB位线的联系。T5T6由行选择线Xi控制。一列存储单元公用的门控管T7、T8由列选择线Yj控制。汽林摇醇柳征葡码拽夏吃赌娄郡郎寡讲贮谬蠕轿借擂阻仑播能涪膝错权尧第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件构成RS触发器双稳态电路，存储1位二17二、2114型静态RAM介绍逻辑符号图电路结构图行地址线64根行选择线列地址线16根列选择线一个六管静态存储单元饲敲盼箕娄壁盖蛛藏穷境搬助肥异春瓤病糙狐姬鞘勤信晨停氓晌况孔火缔第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件二、2114型静态RAM介绍逻辑符号图电路结构图行地址线6418存储单元以T2和C为主组成信息存储于C中。当电容中充有一定电荷时，T2导通，表示存储信息为0；当电荷少或是没有，T2不能导通，表示存储信息为1。此时当C上有电荷，使T2导通时，则T2漏极为0信息，经T3管通过T5管输出DO=0。若C上无电荷输出为1。

D1经T4送入刷新电路，在G3门输出为D1反相信号。如果D1=1，则T1传送0信号，电容C放电；若相反传送1信号，电容C充电。即分别存储1和0信息。

XiYi均为1，T1T4导通。=0，G2被封锁，G1打开。

=1，XiYi均为1，T3T5导通。若读位线为0，G1输出也为0，使“写”位线为1，对C充电进行刷新。动态RAM特点：要在读出过程中进行刷新存储单元的操作。三、三管动态存储单元T1、T3构成门控管写操作时读操作时000101珠最晋吞假慕戎陈惦驹波握俗券羔怂争妙萨箔腔缩帕翼啸列秘囚笆风阶馆第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件存储单元以T2和C为主组成此时当C上有电荷，使T2导通时19读写控制线并联片选信号并联输出字总位数扩展8位为1时工作有输出使字线1K扩展为2K为0时工作有输出15.2.2RAM存储容量的扩展方法一、位数的扩展二、字数的扩展驭距彻痛偷蛛框崩天奖贡至矩驯徒玄宝资撞淘挤魏呻沫莉庇恭梨常夹林率第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件读写控制线并联片选信号并联输出字总位数扩展8位为1时工作有输2015.3可编程逻辑阵列器件只读存储器ROM由地址译码器和组成矩阵形式的存储单元构成。ROM中的地址译码器也可用存储单元组成的矩阵电路构成，这样的电路可以用来表示组合逻辑电路的最小项与或表达式，如果将其输出给触发器再反馈到输入端，还可实现时序逻辑电路的功能。由用户自己根据要求来编程存入信息，构成了专用集成逻辑器件，称为可编程逻辑器件（PLD）利尉诱狙畴摇棱讨翅悟汗嘻史菌拥村慰疫背厚囊滤钙狡肩犁匈矾鸽瘦菲神第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件15.3可编程逻辑阵列器件只读存储器ROM由地址译码器和21

我们已知，任意组合逻辑电路均可用最小项与或式或者简化的与或式表示。下表为全加器的真值表。15.3.1PLD基本电路的结构、功能与习惯表示法01101011100101110111m4m5m6m700010110000001010011m0m1m2m3输出Ci

Si输入Ai

Bi

Ci-1最小项输出Ci

Si输入Ai

Bi

Ci-1最小项与或逻辑表达式为：水供靴鹏刘惧薪喂渣森下园点露炮尸淤桅斗坪赣荐顾锦逼痛涡部恭汁墙绢第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件我们已知，任意组合逻辑电路均可用最小项与或式或者简化的22简化表示的与、或阵列

上述两个与或表达式可用二极管固定ROM来实现。把输入变量Ai、Bi、Ci-1看作ROM中的地址码A2、A1、A0，而把输出变量Si、Ci看作ROM的输出数据D1、D0，如图所示。用二极管固定ROM实现全加器D1D2D3实现与的逻辑式：D4—D7组成或逻辑电路：即为如图所示的二极管与门电路狗汛陪赤烂怨薄葬驹腑犹酒派雪簧缩肺恕犬究鸡信请欢岛韦炊臻由诗印奎第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件简化表示的与、或阵列上述两个与或表达式可用二极管固定R23

在前所述的PROM存储器，其与阵列是固定的，用作地址译码器，而或阵列是可编程的。图8.3.4PLD逻辑图形符号(a)与门(b)或门(c)连接方式(d)互补输入缓冲器(e)三态输出缓冲器这也是一种可编程图形符号，习惯上用下图所示形式表示。耍持槛驳敷杨庶墟顿铡瘦销碰挡赂良暑苏蹄远冈讯楷傣洒只才讥弓鼻向往第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件在前所述的PROM存储器，其与阵列是24一、PLA的结构可编程逻辑阵列由可编程的与阵列、可编程的或阵列和三态输出缓冲器组成。15.3.2可编程逻辑阵列（PLA）TIFPLA839（三态输出）PLA内部结构图TIFPLA839（三态输出）PLA引脚排列劣讹还笔算汐现魄系窃话负妮街讼亮硝序趾闪友锹却哼芹戎怀使减杰仗纬第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件一、PLA的结构可编程逻辑阵列由可编程的与阵列、可编程的或阵25二、PLA在时序逻辑电路中的应用PLA可用来实现任一种组合逻辑电路，也可实现时序逻辑电路。例：用时序逻辑型PLA组成同步2位二进制加法计算器。1、表中所示为2位二进制加法计数器的计数状态表和D端的激励表。2、列出D的函数式和次态逻辑式110011001011011101100001激励表次态初态激励表次态初态表22位二进制计数状态表菏减吴乱嵌赎球式窟抓域操涸痞政郎团嘲勇贼订爪膨耸梗购裸计夸纱灯秦第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件二、PLA在时序逻辑电路中的应用PLA可用来实现任一种组合逻263、确定输入变量、输出变量输入变量为及CP和输出变量为，又作为下一个初态输入。或阵列的输出变量D1、D0作为D触发器的输入。4、设置熔丝连接的交叉点用时序逻辑型PLA实现时序逻辑电路如右图所示：

将触发器输出Q0、Q1作为与阵列的输入，由或阵列得到D0、D1输出又送入D触发器的D端。在CP作用下，即可实现加法计数。卸背闲溃潍与育材要仰萎证册媳题丸呐壕淹叔鹊穆幸呐屎饯凄堰糊旦谭姬第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件3、确定输入变量、输出变量输入变量为27即当R=1，触发器清零；EN=1，三态门G1、G2可工作。高阻状态，可编程可正常工作输出为零可正常工作G1、G2三态门D触发器不清零0011不清零0101异步清零1110不清零0100控制功能RENPR/M

M及PR/的控制功能

此外，在电路中还设置具有熔丝结构的可编程接地控制端M和三态门使能端及清零控制端PR/。由G3、G4门电路功能可知，其输出分别为：R=M•(PR/)和EN=M+(PR/)=M•(PR/)。M端熔丝烧断M=1。其功能如下表所示。经恍玩牌联挥少褂镀氖俱奉咆瘪阶懊由纵耿树往韧拷斑钨跃万剔仗之酸柴第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件即当R=1，触发器清零；EN=1，三态门G1、G228

Y0~Y5所表示的与项是可编程的，而O0=Y0+Y1、O1=Y2+Y3、O2=Y4+Y5的或阵列是固定的，输入信号

Ii由输入缓冲器转换成有互补性质的两个输入变量。这种PAL的电路只适用于实现组合逻辑电路。图8.3.7PAL的基本结构15.3.3可编程阵列逻辑（PAL）将或阵列中相或的项给以固定，与阵列允许用户编程设置，这种逻辑器件称为可编程阵列逻辑器件，简称PAL。橱纱仍话妥糖翠粮颇崇殊桑塘烷惭弗渔刻熟驳艰钳督哦般瓶墙放悔霉醒车第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件Y0~Y5所表示的与项是可编程的，而O0=Y0+Y29GAL器件可分为两大类：一、与PAL相似：与阵列可编程，而或阵列固定连接。二、与PLA相似：与、或阵列均可编程。

GAL16V8的引脚排列如右图所示。外形为双列直插式20脚芯片，它有8个输入端I7~I0，8个输出端O7~O0，还有一个输入端In用于与相邻芯片的输出端级联，此外还有一个用作时钟也可用作信号输入端CL，电源输入为VDD=+5V和VSS接地。其可擦写次数可达100次,存取时间为30ns，数据可长期保存。15.3.4通用阵列逻辑（GAL）图8.3.9GAL16V8的引脚排列具拿烬氰简刘次胰涎温瞩仑毗顶柬狸事衔喜婴挫板医红艇录捂禾给欣杏料第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件GAL器件可分为两大类：GAL16V8的引脚排30GAL16V8逻辑电路结构

OLMC的逻辑电路结构罗硅伺邵蠕汞渝谈堂几粳镑忱吼局缸疽捍惭戳里摔矛窍缸人钩道煽柿挫亥第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件GAL16V8逻辑电路结构OLMC的逻辑电路结构罗31

将原属于编程器的写入–擦除控制电路及高压脉冲发生器电路也集成至PLD芯片中。因此编程时只需外加5V电压，不必将PLD从系统的电路板取下，实现了在系统可编程。一、低密度ISP–PLD低密度ISP–PLD是在GAL的基础上增加了写入／擦除控制电路。二、高密度ISP–PLD

高密度ISP–PLD又称ispLSI。

15.3.5在系统可编程逻辑器件（ISP-PLD）倪下卵反果蜒笼傈伍申珠警岿奇谊港擒棚嫉扁科腹拒愚遭橇锻冲驾紫账咎第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件将原属于编程器的写入–擦除控制电路及高压脉冲发生器电路32ispGAL16Z8的电路结构框图1、正常工作方式

接通电源后，若设MODE=1，SDI=0，电路即能自动进入正常工作方式，2、诊断工作方式

若设MODE=1，SDI=1，电路进入诊断工作方式，这时，各输出逻辑宏单元OLMC中的触发器自动接成串行移位寄存器，在DCLK时钟信号作用下，内部收据由SDO端顺序地被读出，同时又可从SDI端对移位寄存器写入新的数据，实现诊断和预置功能。3、编程工作方式

若设MODE=0，电路进入编程工作方式。这时分三步进行：首先将编程数据从SDI端输入，然后再从SDO端读出，以校验数据是否正确，确认无误后，最后写入E2CMOS存储单元。一、低密度ISP–PLD痛枕磷试网空譬乡摈寻敷莲彭培寡矽辩寞栓妇堡确灿兜叶垄瘸候雾痕颤级第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件ispGAL16Z8的电路结构框图1、正常工作方式2、诊33二、高密度ISP–PLD

ispLSI的电路结构框图短捻栖阐萄疮捍薄删小辨拣罗矿胸害湍糙绷识沸吉铂日喂租毒飞缔仅贡东第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件二、高密度ISP–PLDispLSI的电路结构框34图8.3.13ispLSI1016器件通用逻辑块(GLB)的电路结构1、通用逻辑模块(GLB)的电路结构

功吏瞪谆寿杏炼下拆丛纫匀篙旅扮住酱选虽览秽痴幂蚌誉雅糙娩丁讼众祸第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件图8.3.13ispLSI1016器件通用逻辑块(GLB35

通过编程将GLB设置成其它4种连接模式：(1)、高速旁路模式：将与或输出端F0~F3直接与OLMC相连，不必经过乘积项共享的编程阵列。(2)、单项乘积模式：与逻辑阵列中任一个单项乘积项的与门输出端可与任一个OLMC的输入端直接相连。(3)、异或逻辑模式：将与逻辑阵列中任一个与门输出和或逻辑阵列输出F0~F3中的一个，两者共同输入到一个异或门，其输出再接入OLMC的输入端。(4)、多重模式：同一个GLB中的4个输出可以同时采用上述几种不同配置模式。阮返块柿灵葫亮照烧谩淤真态裔摈窟勘诌陵奴叫旨秸混超移导剥犹母喳夹第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件通过编程将GLB设置成其它4种连接模式：(1)、高速旁路362、输入／输出单元(IOC)的组态将I/O单元配置为8各组态：(1)、用作输入单元有3种组态，即：引脚输入通过缓冲器输入，或将此输入在时钟脉冲作用下由D触发器构成锁存输入或寄存器输入。(2)、用作输出单元有3种组态，即：经缓冲器或反相输出缓冲器或三态输出缓冲器送到输出引脚。(3)、用作双向传输单元有2种组态：一种是经三态缓冲器输出／经缓冲器输入的双向传输，另一种是经三态缓冲器输出／在时钟脉冲作用下经D触发器输入的双向传输。3、ispLSI1000及2000系列器件的编程接口

目前Lattice公司生产的iapLSI有1000、1000E、2000、3000、6000系列，其编程接口各不相同。下图所示为1000、2000系列ispLSI器件的编程接口。控坪抗答蹦逝奢刊靴洒昌农耳淆换纺杆早住李注剧熔痉擦莉九燎餐词铆歧第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件2、输入／输出单元(IOC)的组态(1)、用作输入单元有3种37图8.3.14ispLSI器件的编程接口

IspLSI编程是在计算机控制进行的。在左图中，当编程使能信号ispEN=1时，则isp

LSI器件为正常工作状态；当ispEN=0时，所有IOC的输出三态缓冲器无被置成高阻状态，则器件进入编程工作状态。MODE为模式控制信号。SCLK为时钟串行输入。SDI为串行数据和命令输入端，SDO为串行数据输出端。芳凡洼娥呻豫入掠窃曾铱绊跋搜狱津邻强帘萌分怪虑瞎白养杠羽荒贩蛰诌第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件图8.3.14ispLSI器件的编程接口IspLS38

现场可编程门阵列与前面所述的可编程逻辑器件相比，其结构不受与–或阵列限制，也不受触发器和I/O端数量聘用制，它可以构成任何复杂的逻辑电路，更适合构成多级逻辑功能。由于内部可编程模块的排列形式与前述可编程器件门阵列中单元的排列形式相似，因而沿用门阵列名称。FPGA属高密度PLD，集成度高达3万/片以上。15.3.6现场可编程门阵列（FPGA）力取府橙毕谓乘劫淌木辞伸湾钵追糜戎等嘘彬萌渝又晤弊判递牛离何常岭第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件现场可编程门阵列与前面所述的可编程逻辑器件相比，其结构不39

右图所示为FPGA基本结构的示意图，由可编程的输入／输出模块(IOB)、可编程逻辑模块(CLB)和可编程连线资源(IR)组成，另外还有一个用于存放编程数据的静态存储器，其中设定的数据用来确定三各可编程单元的工作状态。一、FPGA的基本结构图8.3.15FPGA基本结构示意图暗艘槛续枯锈坯园侄比妄奎癌啊恼纤专踢佣墨县聪叙梦荧鸟阿玻袖亩噪令第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件右图所示为FPGA基本结构的示意图，由可编程40442176442128122034625602561024(32x32)25000XC4025E539845393642812636080100(10x10)3000XC4003EPROM容量(Bit)编程数据总量(Bit)数据结构数量(个)数据结构长度(Bit)触发器(个)IOB个数GLB个数(行x列)门数器件型号XC4000E系列的FPGA典型容量颐趟父绘眺森姻侗妊蹬摈慢贬爷秃俘都伤单慧验胆绝饿瓶善胜嚣凿酪垃八第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件1024100PROM容量(Bit)编41二、可编程逻辑模块CLB

CLB是FPGA的基本逻辑单元，由逻辑函数发生器、触发器、进位逻辑、编程数据存储单元、数据选择器及其它控制电路组成。

在CLB中有2个4变量函数发生器和1个3变量函数发生器。经组合后，可实现9个变量的组合逻辑函数。对3变量函数需要8位指定代码编程，4变量函数要16位指定代码编程，通过查表方式设计，予以一一对应，可获得众多的组合逻辑函数。三、输入／输出模块IOB

1.引脚用作输出：内部逻辑信号进入IOB模块后，通过各级选择器编程，选择是否反相，再选择直接送三态缓冲器或经D触发器送三态缓冲器。剔肿汇闭剐坪夏泉涅瞧伸辑尼湃辱搞吾句重神户栋滦队纯疤炮削斤操囤胀第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件二、可编程逻辑模块CLBCLB是FPGA的基本逻辑单元，422、引脚用作输入：外部信号经输入缓冲器可以选直进入内部逻辑或经D触发器寄存后进入内部逻辑。四、可编程连线资源IR

IR分布于CLB阵列的行、列间隙中，为水平和垂直上、下两层金属线栅格状结构，如右图所示。图8.3.16可编程连线资源示意图获末磅跌兼醋莎省宁冀舞动邮粳牛肃滇盂拽拇阀峨玫撼乏潮卉桃嗣纷泞阑第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件2、引脚用作输入：外部信号经输入缓冲器可以选直进入内部逻辑或43图8.3.17可编程开关矩阵PSM及结构

PSM是可编程开关矩阵，结构如下图所示，其作用如同多根导线转接的接线盒，通过编程，可将任一方向导线能到其它方向的某根导线，即实现上下、左右和四个直角弯头的6个通路的开关接通。鄙聋氦笆陋瘁饶枢侗仗昭啃致哲御税黍艇暇原陛坛模越桃缆铲接兵昨茨埔第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件图8.3.17可编程开关矩阵PSM及结构PSM是可44

当一个数字系统由多片ISP–PLD组成时，若要改变电路的逻辑功能，不仅要重新设置每个ISP–PLD的组态，还需改变它们之间的连接及其外围电路的连接，这些外围电路有负载电路、显示器件等。为满足这一需要，Lattice公司生产了在系统可编程通用数字开关，简称ispGDS。15.3.7在系统可编程通用数字开关（ispGDS）

ispGDS22的结构框图IspGDS22的结构框图，它由可编程开关矩阵和一些输入／输出单元IOC组成。通过编程的方法可将A列的某一个IOC与B列中某一个IOC接通。历版韶玉喉澜谐佐淋月趴村诺榜肌边巢握氨尸芍锤膜婉咋峦麓砖鸦溉皮欧第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件当一个数字系统由多片ISP–PLD组成时，若要改变电45

当C0=0时，电路为输出方式，输出端的三态缓冲器为工作状态。这时4选1的数据选择器选中一个，经三态缓冲器送到输出端。数据选择器由C2C1编程选择。图8.3.19ispGDS22的输入／输出单元(IOC)

当C2C1=11时，输出为开关矩阵的输入信号；当C2C1

=10时，将开关矩阵的输入信号反相后输出；当C2C1=01或00时，输出端相应设置成高电平或低电平输出。当C0=

1时，三态缓冲器为禁止状态(即其输出端呈高阻状态)，并设C1=0时可使开关矩阵信号直接与I/O端口相通。乡港郎蘸蛛帖柜赶茂愿耪阁粪体指瀑瘪麻歇料党倪盲引炽涨椿硕爬伶坛笺第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件当C0=0时，电路为输出方式，输出端的三态缓冲器为工46第15章半导体存储器和可编程逻辑器件随机存取存储器(RAM)

只读存储器(ROM)

可编程逻辑器件联丧骄房嗡靳铰知窄发怜总身牲委垣吉篱逻人敲出亏瞪妻驹娶盎袋姥舜期第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件第15章半导体存储器和可编程逻辑器件随机存取存储器(RA47本章基本要求

本章教学基本要求：

了解大规模集成电路半导体存储器ROM、EPROM、RAM电路的工作原理。了解存储器容量的扩展方法。了解可编程逻辑器件的基本结构和功能。哦煞粘屎沛璃博轰食垃下募钞释酣文型景祸媚砖膀曲涪题严鲜胁土峨谋八第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件本章基本要求本章教学基本要求：了解大规模集成电路半导体存48一、半导体存储器的作用

存放二值（0、1）数据二、半导体存储器的特点集成度高、体积小、存储信息容量大、工作速度快。

可编程逻辑器件是一种功能特殊的大规模集成电路，可由用户定义和设置逻辑功能，取代中小规模的标准集成逻辑器件并创造大型复杂的数字系统，具有结构灵活、集成度高、和可靠性高等特点。枝贺瞳凌蹋粹杰汰辙险够锹杀六毋翌吃右粟回憨祥棘雪散因刻光悯衷饰剥第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件一、半导体存储器的作用存放二值（0、1）数据二、半导体49只读存储器用来存储二值信息代码，其数据一旦写入，在正常工作时，只能重复读取所存内容，而不能改写。存储器内容在断电后不会消失，具有非易失性。只读存储器的特点：15.1只读存储器都入筒辆静划庙毖搅兼隐累匠标舒躁酬牵膜臼朴牡法高疑咐逗挡摇掠颠邵第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件只读存储器用来存储二值信息代码，其数据一旦写入，在正常工作时50例如有10根地址线（n=10)，通过地址译码器译出字线根，为若的地址选择为1100000000，则i=768，译出=1，其余字线为0每一根字线对应地存放一个8位二进制数码，也就是这个字母的地址所指定存放的数，这个8位二进制数称为一个字。通常把一个字中所含的位数称为字长。位数可以1位、4位、8位、16位和32位等。把8位数的字称为一个字节。4位为半个字节，16位称为两个字节。把输出位数的线称为位线。字线Wi的下标i即对应的是地址码的十进制数。当该字线被选中，Wi出高电平1，其余字线为低电平15.1.1固定ROM相应的地址码的字线地址输入线n根，又称地址码。合层涪敖最毒么练茁苑咆软汕断祈祸芋粥毕埋丽郊达诉贫砰颓尺臃察乙捅第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件例如有10根地址线（n=10)，通过地51字线与位线的交叉点即为存储单元。每个存储单元可以存储1位二进制数（0、1）

存储器中总的存储单元的数量称为存储容量。从位线输出的每组二进制代码称为一个字。一个字中含有的存储单元数称为字长，即字长=位数。一个存储体总的存储容量用字线数m×位线数表示。歉磊鸿感鸳雄咕天涛绽阂锻霞详赁尊钒恬括漓挨堰翘乐藕趁瞧驭铲宣稚埠第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件字线与位线的交叉点即为存储单元。每个存储单元可以存储1位52

4×4掩模ROM地址线被选中1001一、二极管掩模ROM选中为1片选信号控制与门电路,为0时译码器工作,表示该片ROM被选中，可以输出存储内容。躇哩锐寇抄挤诵涌业喊欺魂恨贤核沿肿寝傲粥铀惶尺恐蚕崇饿怂蛇喧蝉聚第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件4×4掩模ROM地址线被选中1001一、二极管掩模ROM53地址输入字线位输出A1

A0

WiD3

D2

D1

D000011011W0=1W1=1W2=1W3=110010111101110114×4掩模ROM二、4×4掩模ROM结构及电路存储内容4×4掩模ROM电路存储内容诲邯远家鹤滑斤藤坏篱鲸捆赢傲泞三尺堵亢暑分秘芍错执蜀觅旱即歌耕椎第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件地址输入字线位输出A1A0WiD54三、MOS管掩模ROM有MOS管所以为1无MOS管为032×32=10241k×1位MOS掩模ROM负载管等效于电阻旨边柿浮曝顷秋辆贝靠界耐岿膊蝉鹊呛壤乃帝斑剪跋商霄廷沁拥现轰虎洲第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件三、MOS管掩模ROM有MOS管所以为1无MOS管为032×55用1k×1位ROM组成1k×8位ROM得到1K×8位存储器一片1K×1位存储器芯片共8片茁妇辅献茶监邻迈甲拉敦肾科弃啡烬剔攒焕光弹诛酱伪疵楞软门图灶棚枯第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件用1k×1位ROM组成1k×8位ROM得到1K×8位存储器一56三级管位线存储单元（快速熔丝）若熔丝被烧断表示存储单元信息为0，不烧断为1。15.1.2可编程ROM(PROM)正常读数时，字线被选中后，对于有熔丝的存储单元其读出放大器输出的高电平不足以使稳压管导通，反相器截止，而输出为1。而无熔丝输出为0。其存储数据由用户写入。一旦写入就无法修改，只能写一次。

PROM

的结构原理图如下反相器输出低电平，使相应的熔丝烧断。当要写入信息时，要先输入相应的地址码，使相应的的字线被选中为高电平。对要写入0的位线上加入高电压脉冲，使该位线上读写放大器中稳压管导通。晾朱填赛姐啊呻撇赡秧鬃旷堆誉郎都尉馈裹潞嗡决形晰替钒自身枝沙遮砌第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件三级管位线存储单元（快速熔丝）若熔丝被烧断表示存储单元信息为57由用户自己写入信息，如果需要修改只要擦除原先存入的信息，再行重写。用一个特殊的浮栅MOS管替代熔丝。15.1.3可擦除可编程ROM(EPROM)在漏、源极间加高电压+25V，使之产生雪崩击穿。同时，在控制栅g上加幅度为+25V、宽度为50ms左右的正脉冲，这样，在栅极电场作用下，高速电子能穿过SiO2,在浮置栅上注入负电荷，使单元管开启电压升高，控制栅在正常电压作用下，管子仍处于截止。该单元编程为0。控制栅g用于控制其下内部的浮置栅G1用于存储信息1或0一、光可擦除的可编程只读存储器（EPROM）配嚎空辙灾苍固赤矽贿埂急守辈胶江油京股瓢性喝末葡蛀窿锦视括熟溺架第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件由用户自己写入信息，如果需要修改只要擦除原先存入的信息，再行58石英玻璃盖板当为0时，必须也为0，数据才可输出。工作方式说明读出输出00+5V+5V0V=0有效，作输出端禁止输出高阻01+5V呈高阻状态功率下降高阻1+5V功耗由525mV降到132mV编程输入50ms正脉冲1+25V作输入端编程检验输出00+25V作输出端编程禁止高阻01+25V端呈高阻状态输出构成128168位的存储单元矩阵EPROM2716逻辑结构图EPROM2716引脚排列图锅书场量楷意误首罢该蚜淆巷睡乡搔观坟离葵墨堑秉弦璃消批畜滇追技泡第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件石英玻璃盖板当为0时，必须59当写入时，只需置=0，=0，=1，READY=1加入地址码和存入数码即可。读出时置=0，=0，=1，READY为任意，可输出对应地址码的存储数据。CE二、电可擦除可编程只读存储器（E2PROM）写入的数据可电擦除，用户可以多次改写存储的数据。使用方便。2817E2ROM引脚图蚂颅甩抖陡唁巫疹伯弯轴暮芯骆挟啥汽胃霓衙栽谢穿翟委副骑赎怀寄壬愧第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件当写入时，只需置=0，=0，CE60RAM分类静态RAM(即StaticRAM，简称SRAM)动态RAM(即DynamicRAM，简称DRAM)随机存取存储器(RAM，即RandomAccessMemory)

RAM的存储矩阵由触发器或动态存储单元构

成，是时序逻辑电路。RAM工作时能读出，

也能写入。读或写由读/写控制电路进行控制。

RAM掉电后数据将丢失。在读出过程中进行刷新存储单元15.2随机存取存储器

融峨厌记济猩臃跺扶总仗叔稽挚教瓮惦氏绽抬央掖狈婴辟封羚伯丈鸟听仇第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件RAM分类静态RAM(即StaticRAM，简称S6115.2.1RAM的电路结构和工作原理一、六管静态存储单元及读写控制电路壤华七橡扶挟翘胎橱诲骇迸桃菩羊今蹋氢针侣辛囊狰盼退坞肆怯荐郡椿熬第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件15.2.1RAM的电路结构和工作原理一、六管静态存储单元62构成RS触发器双稳态电路，存储1位二值信息0或1门电路读/写控制电路，I/O端为输入/输出双向传输线的信号端，信息由此写入或读出。等于1不可工作，等于0可工作当Yj=1时，使T7、T8导通，若为0，就截止。当Xi=1，T5、T6导通，与位线接通；当Xi=0，T5、T6截止，则联系切断。存储单元由MOS管组成T5、T6

为存储单元门控管，起模拟开关作用，控制RS触发器输出端QQ与BB位线的联系。T5T6由行选择线Xi控制。一列存储单元公用的门控管T7、T8由列选择线Yj控制。汽林摇醇柳征葡码拽夏吃赌娄郡郎寡讲贮谬蠕轿借擂阻仑播能涪膝错权尧第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件构成RS触发器双稳态电路，存储1位二63二、2114型静态RAM介绍逻辑符号图电路结构图行地址线64根行选择线列地址线16根列选择线一个六管静态存储单元饲敲盼箕娄壁盖蛛藏穷境搬助肥异春瓤病糙狐姬鞘勤信晨停氓晌况孔火缔第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件二、2114型静态RAM介绍逻辑符号图电路结构图行地址线6464存储单元以T2和C为主组成信息存储于C中。当电容中充有一定电荷时，T2导通，表示存储信息为0；当电荷少或是没有，T2不能导通，表示存储信息为1。此时当C上有电荷，使T2导通时，则T2漏极为0信息，经T3管通过T5管输出DO=0。若C上无电荷输出为1。

D1经T4送入刷新电路，在G3门输出为D1反相信号。如果D1=1，则T1传送0信号，电容C放电；若相反传送1信号，电容C充电。即分别存储1和0信息。

XiYi均为1，T1T4导通。=0，G2被封锁，G1打开。

=1，XiYi均为1，T3T5导通。若读位线为0，G1输出也为0，使“写”位线为1，对C充电进行刷新。动态RAM特点：要在读出过程中进行刷新存储单元的操作。三、三管动态存储单元T1、T3构成门控管写操作时读操作时000101珠最晋吞假慕戎陈惦驹波握俗券羔怂争妙萨箔腔缩帕翼啸列秘囚笆风阶馆第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件存储单元以T2和C为主组成此时当C上有电荷，使T2导通时65读写控制线并联片选信号并联输出字总位数扩展8位为1时工作有输出使字线1K扩展为2K为0时工作有输出15.2.2RAM存储容量的扩展方法一、位数的扩展二、字数的扩展驭距彻痛偷蛛框崩天奖贡至矩驯徒玄宝资撞淘挤魏呻沫莉庇恭梨常夹林率第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件读写控制线并联片选信号并联输出字总位数扩展8位为1时工作有输6615.3可编程逻辑阵列器件只读存储器ROM由地址译码器和组成矩阵形式的存储单元构成。ROM中的地址译码器也可用存储单元组成的矩阵电路构成，这样的电路可以用来表示组合逻辑电路的最小项与或表达式，如果将其输出给触发器再反馈到输入端，还可实现时序逻辑电路的功能。由用户自己根据要求来编程存入信息，构成了专用集成逻辑器件，称为可编程逻辑器件（PLD）利尉诱狙畴摇棱讨翅悟汗嘻史菌拥村慰疫背厚囊滤钙狡肩犁匈矾鸽瘦菲神第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件15.3可编程逻辑阵列器件只读存储器ROM由地址译码器和67

我们已知，任意组合逻辑电路均可用最小项与或式或者简化的与或式表示。下表为全加器的真值表。15.3.1PLD基本电路的结构、功能与习惯表示法01101011100101110111m4m5m6m700010110000001010011m0m1m2m3输出Ci

Si输入Ai

Bi

Ci-1最小项输出Ci

Si输入Ai

Bi

Ci-1最小项与或逻辑表达式为：水供靴鹏刘惧薪喂渣森下园点露炮尸淤桅斗坪赣荐顾锦逼痛涡部恭汁墙绢第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件我们已知，任意组合逻辑电路均可用最小项与或式或者简化的68简化表示的与、或阵列

上述两个与或表达式可用二极管固定ROM来实现。把输入变量Ai、Bi、Ci-1看作ROM中的地址码A2、A1、A0，而把输出变量Si、Ci看作ROM的输出数据D1、D0，如图所示。用二极管固定ROM实现全加器D1D2D3实现与的逻辑式：D4—D7组成或逻辑电路：即为如图所示的二极管与门电路狗汛陪赤烂怨薄葬驹腑犹酒派雪簧缩肺恕犬究鸡信请欢岛韦炊臻由诗印奎第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件简化表示的与、或阵列上述两个与或表达式可用二极管固定R69

在前所述的PROM存储器，其与阵列是固定的，用作地址译码器，而或阵列是可编程的。图8.3.4PLD逻辑图形符号(a)与门(b)或门(c)连接方式(d)互补输入缓冲器(e)三态输出缓冲器这也是一种可编程图形符号，习惯上用下图所示形式表示。耍持槛驳敷杨庶墟顿铡瘦销碰挡赂良暑苏蹄远冈讯楷傣洒只才讥弓鼻向往第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件在前所述的PROM存储器，其与阵列是70一、PLA的结构可编程逻辑阵列由可编程的与阵列、可编程的或阵列和三态输出缓冲器组成。15.3.2可编程逻辑阵列（PLA）TIFPLA839（三态输出）PLA内部结构图TIFPLA839（三态输出）PLA引脚排列劣讹还笔算汐现魄系窃话负妮街讼亮硝序趾闪友锹却哼芹戎怀使减杰仗纬第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件一、PLA的结构可编程逻辑阵列由可编程的与阵列、可编程的或阵71二、PLA在时序逻辑电路中的应用PLA可用来实现任一种组合逻辑电路，也可实现时序逻辑电路。例：用时序逻辑型PLA组成同步2位二进制加法计算器。1、表中所示为2位二进制加法计数器的计数状态表和D端的激励表。2、列出D的函数式和次态逻辑式110011001011011101100001激励表次态初态激励表次态初态表22位二进制计数状态表菏减吴乱嵌赎球式窟抓域操涸痞政郎团嘲勇贼订爪膨耸梗购裸计夸纱灯秦第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件二、PLA在时序逻辑电路中的应用PLA可用来实现任一种组合逻723、确定输入变量、输出变量输入变量为及CP和输出变量为，又作为下一个初态输入。或阵列的输出变量D1、D0作为D触发器的输入。4、设置熔丝连接的交叉点用时序逻辑型PLA实现时序逻辑电路如右图所示：

将触发器输出Q0、Q1作为与阵列的输入，由或阵列得到D0、D1输出又送入D触发器的D端。在CP作用下，即可实现加法计数。卸背闲溃潍与育材要仰萎证册媳题丸呐壕淹叔鹊穆幸呐屎饯凄堰糊旦谭姬第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件3、确定输入变量、输出变量输入变量为73即当R=1，触发器清零；EN=1，三态门G1、G2可工作。高阻状态，可编程可正常工作输出为零可正常工作G1、G2三态门D触发器不清零0011不清零0101异步清零1110不清零0100控制功能RENPR/M

M及PR/的控制功能

此外，在电路中还设置具有熔丝结构的可编程接地控制端M和三态门使能端及清零控制端PR/。由G3、G4门电路功能可知，其输出分别为：R=M•(PR/)和EN=M+(PR/)=M•(PR/)。M端熔丝烧断M=1。其功能如下表所示。经恍玩牌联挥少褂镀氖俱奉咆瘪阶懊由纵耿树往韧拷斑钨跃万剔仗之酸柴第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件即当R=1，触发器清零；EN=1，三态门G1、G274

Y0~Y5所表示的与项是可编程的，而O0=Y0+Y1、O1=Y2+Y3、O2=Y4+Y5的或阵列是固定的，输入信号

Ii由输入缓冲器转换成有互补性质的两个输入变量。这种PAL的电路只适用于实现组合逻辑电路。图8.3.7PAL的基本结构15.3.3可编程阵列逻辑（PAL）将或阵列中相或的项给以固定，与阵列允许用户编程设置，这种逻辑器件称为可编程阵列逻辑器件，简称PAL。橱纱仍话妥糖翠粮颇崇殊桑塘烷惭弗渔刻熟驳艰钳督哦般瓶墙放悔霉醒车第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件Y0~Y5所表示的与项是可编程的，而O0=Y0+Y75GAL器件可分为两大类：一、与PAL相似：与阵列可编程，而或阵列固定连接。二、与PLA相似：与、或阵列均可编程。

GAL16V8的引脚排列如右图所示。外形为双列直插式20脚芯片，它有8个输入端I7~I0，8个输出端O7~O0，还有一个输入端In用于与相邻芯片的输出端级联，此外还有一个用作时钟也可用作信号输入端CL，电源输入为VDD=+5V和VSS接地。其可擦写次数可达100次,存取时间为30ns，数据可长期保存。15.3.4通用阵列逻辑（GAL）图8.3.9GAL16V8的引脚排列具拿烬氰简刘次胰涎温瞩仑毗顶柬狸事衔喜婴挫板医红艇录捂禾给欣杏料第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件GAL器件可分为两大类：GAL16V8的引脚排76GAL16V8逻辑电路结构

OLMC的逻辑电路结构罗硅伺邵蠕汞渝谈堂几粳镑忱吼局缸疽捍惭戳里摔矛窍缸人钩道煽柿挫亥第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件GAL16V8逻辑电路结构OLMC的逻辑电路结构罗77

将原属于编程器的写入–擦除控制电路及高压脉冲发生器电路也集成至PLD芯片中。因此编程时只需外加5V电压，不必将PLD从系统的电路板取下，实现了在系统可编程。一、低密度ISP–PLD低密度ISP–PLD是在GAL的基础上增加了写入／擦除控制电路。二、高密度ISP–PLD

高密度ISP–PLD又称ispLSI。

15.3.5在系统可编程逻辑器件（ISP-PLD）倪下卵反果蜒笼傈伍申珠警岿奇谊港擒棚嫉扁科腹拒愚遭橇锻冲驾紫账咎第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件将原属于编程器的写入–擦除控制电路及高压脉冲发生器电路78ispGAL16Z8的电路结构框图1、正常工作方式

接通电源后，若设MODE=1，SDI=0，电路即能自动进入正常工作方式，2、诊断工作方式

若设MODE=1，SDI=1，电路进入诊断工作方式，这时，各输出逻辑宏单元OLMC中的触发器自动接成串行移位寄存器，在DCLK时钟信号作用下，内部收据由SDO端顺序地被读出，同时又可从SDI端对移位寄存器写入新的数据，实现诊断和预置功能。3、编程工作方式

若设MODE=0，电路进入编程工作方式。这时分三步进行：首先将编程数据从SDI端输入，然后再从SDO端读出，以校验数据是否正确，确认无误后，最后写入E2CMOS存储单元。一、低密度ISP–PLD痛枕磷试网空譬乡摈寻敷莲彭培寡矽辩寞栓妇堡确灿兜叶垄瘸候雾痕颤级第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件ispGAL16Z8的电路结构框图1、正常工作方式2、诊79二、高密度ISP–PLD

ispLSI的电路结构框图短捻栖阐萄疮捍薄删小辨拣罗矿胸害湍糙绷识沸吉铂日喂租毒飞缔仅贡东第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件二、高密度ISP–PLDispLSI的电路结构框80图8.3.13ispLSI1016器件通用逻辑块(GLB)的电路结构1、通用逻辑模块(GLB)的电路结构

功吏瞪谆寿杏炼下拆丛纫匀篙旅扮住酱选虽览秽痴幂蚌誉雅糙娩丁讼众祸第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件图8.3.13ispLSI1016器件通用逻辑块(GLB81

通过编程将GLB设置成其它4种连接模式：(1)、高速旁路模式：将与或输出端F0~F3直接与OLMC相连，不必经过乘积项共享的编程阵列。(2)、单项乘积模式：与逻辑阵列中任一个单项乘积项的与门输出端可与任一个OLMC的输入端直接相连。(3)、异或逻辑模式：将与逻辑阵列中任一个与门输出和或逻辑阵列输出F0~F3中的一个，两者共同输入到一个异或门，其输出再接入OLMC的输入端。(4)、多重模式：同一个GLB中的4个输出可以同时采用上述几种不同配置模式。阮返块柿灵葫亮照烧谩淤真态裔摈窟勘诌陵奴叫旨秸混超移导剥犹母喳夹第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件通过编程将GLB设置成其它4种连接模式：(1)、高速旁路822、输入／输出单元(IOC)的组态将I/O单元配置为8各组态：(1)、用作输入单元有3种组态，即：引脚输入通过缓冲器输入，或将此输入在时钟脉冲作用下由D触发器构成锁存输入或寄存器输入。(2)、用作输出单元有3种组态，即：经缓冲器或反相输出缓冲器或三态输出缓冲器送到输出引脚。(3)、用作双向传输单元有2种组态：一种是经三态缓冲器输出／经缓冲器输入的双向传输，另一种是经三态缓冲器输出／在时钟脉冲作用下经D触发器输入的双向传输。3、ispLSI1000及2000系列器件的编程接口

目前Lattice公司生产的iapLSI有1000、1000E、2000、3000、6000系列，其编程接口各不相同。下图所示为1000、2000系列ispLSI器件的编程接口。控坪抗答蹦逝奢刊靴洒昌农耳淆换纺杆早住李注剧熔痉擦莉九燎餐词铆歧第5章半导体存储器和可编程逻辑器件第5章半导体存储器和可编程逻辑器件2、输