ARM硬件调试方法

2004全国高校ARM嵌入式教学及科研师资高级

培训班讲稿－嵌入式硬件平台设计华中科技大学武汉创维特1/11/2023主讲：刘铁刚提纲13245硬件系统的调试67第四章嵌入式硬件平台设计S3C2410X概述嵌入式系统体系结构设计S3C44B0X概述印刷电路板的设计系统的硬件选型及电路设计2嵌入式系统的软硬件框架嵌入式系统体系结构设计嵌入式微处理器SDRAMROMI/OA/DD/A人机交互接口通用接口实时操作系统(RTOS)图形用户接口BSP/HAL板极支持包/硬件抽象层文件系统应用程序嵌入式系统硬件层OS层驱动层应用层软件硬件串口、并口、USB、以太网等LED、LCD、触摸屏、鼠标、键盘等Linux、uCLinux、uC/OS-II等3嵌入式系统的开发步骤嵌入式系统体系结构设计4嵌入式系统的开发步骤系统需求分析：确定设计任务和目标，并提炼出设计规格说明书，作为正式设计指导和验收的标准。系统的需求一般分功能性需求和非功能性需求两方面。功能性需求是系统的基本功能，如输入输出信号、操作方式等；非功能需求包括系统性能、成本、功耗、体积、重量等因素。嵌入式系统体系结构设计体系结构设计：描述系统如何实现所述的功能和非功能需求，包括对硬件、软件和执行装置的功能划分以及系统的软件、硬件选型等。一个好的体系结构是设计成功与否的关键。5嵌入式系统的开发步骤嵌入式系统体系结构设计硬件/软件协同设计：基于体系结构，对系统的软件、硬件进行详细设计。为了缩短产品开发周期，设计往往是并行的。系统集成：把系统的软件、硬件和执行装置集成在一起，进行调试，发现并改进单元设计过程中的错误。系统测试：对设计好的系统进行测试，看其是否满足规格说明书中给定的功能要求。6JX44B0系列教学系统的硬件组成嵌入式系统体系结构设计本章将以武汉创维特公司生产的JX44B0教学系统为原型，详细分析系统的硬件设计步骤、实现细节以及调试技巧等。7S3C44B0X内部结构图S3C44B0X概述8S3C44B0X片上资源S3C44B0X概述ARM7TDMI核、工作频率66MHz；8KBCache，外部存储器控制器；LCD控制器；4个DMA通道；2通道UART、1个多主I2C总线控制器、1个IIS总线控制器；5通道PWM定时器及一个内部定时器；71个通用I/O口；8个外部中断源；8通道10位ADC；实时时钟等。9S3C44B0X特性S3C44B0X概述内核:2.5VI/O:3.0V到3.6V最高为66MHz160LQFP/160FBGA10S3C44B0X的引脚脚分布图S3C44B0X概述11S3C44B0X的引脚脚信号描述－－总线控制信号号S3C44B0X概述12S3C44B0X的引脚脚信号描述－－DRAM/SDRAM/SRAMS3C44B0X概述输入13S3C44B0X的引脚脚信号描述－－LCD控制信信号S3C44B0X概述14S3C44B0X的引脚脚信号描述－－TIMER/PWM控制制信号S3C44B0X概述15S3C44B0X的引脚脚信号描述－－中断控制信号号S3C44B0X概述16S3C44B0X的引脚脚信号描述－－DMA控制信信号S3C44B0X概述17S3C44B0X的引脚脚信号描述－－UART控制制信号S3C44B0X概述18S3C44B0X的引脚脚信号描述－－IIC-BUS控制信号号S3C44B0X概述19S3C44B0X的引脚脚信号描述－－IIS-BUS控制信号号S3C44B0X概述20S3C44B0X的引脚脚信号描述－－SIO控制信信号S3C44B0X概述21S3C44B0X的引脚脚信号描述－－ADCS3C44B0X概述22S3C44B0X的引脚脚信号描述－－GPIOS3C44B0X概述23S3C44B0X的引脚脚信号描述－－复位和时钟信信号S3C44B0X概述24S3C44B0X的引脚脚信号描述－－JTAG测试试逻辑S3C44B0X概述25S3C44B0X的引脚脚信号描述－－电源S3C44B0X概述26S3C44B0X的存储储器映射S3C44B0X概述SROM为ROM或SRAM特殊功功能寄寄存器器27S3C44B0X芯芯片及及引脚脚分析析系统的的硬件件选型型及电电路设设计S3C44B0X共共有160只引引脚，，采用用QFP封封装具有大大量的的电源源和接接地引引脚，，以及及地址址总线线、数数据总总线和和通用用I/O口口，以以及其其他的的专用用模块块如UART、、IIC等等接口口在硬件件系统统的设设计中中，应应当注注意芯芯片引引脚的的类型型，S3C44B0X的引引脚主主要分分为三三类，，即：：输入入（I）、、输出出（O）、、输入入/输输出（（I/O））输出类类型的的引脚脚主要要用于于S3C44B0X对外外设的的控制制或通通信，，由S3C44B0X主主动发发出，，这些些引脚脚的连连接不不会对对S3C44B0X自身身的运运行有有太大大的影影响输入/输出出类型型的引引脚主主要是是S3C44B0X与外外设的的双向向数据据传输输通道道28S3C2410X内内部结结构图图S3C2410X概概述29S3C2410X片片上资资源S3C2410X概概述55个个中断断源，，24个外外部中中断口口；16KB指指令令Cache，，16KB数据据Cache；；4通道道16bit带带PWM的的定时时器及及1通通道16bit内部部定时时器；；3通道道UART、1个多多主I2C总线线控制制器、、1个个IIS总总线控控制器器，一一个SPI接接口；；4个DMA控制制器，，8通道道10位ADC；实时时时钟等等。存储器器控制制器，，支持持NANDFLASH启动动，4BK用于于启动动的内内部缓缓存区；；两个USB主、、一个个USB从从；支持SD卡卡/MMC卡；；LCD控制制器，，支持持黑白白、STN、TFT显示示器；；触摸摸屏接接口支支持；；30S3C2410X特特性S3C2410X概概述最高为为203MHz272脚的的FBGA封装装内核:1.8VI/O:3.3V31S3C2410X的的引脚脚分布布图S3C2410X概概述32电源电电路设设计－－DC-DC转换换芯片片系统的的硬件件选型型及电电路设设计有很多多DC-DC转转换器器可完完成到到3.3V的转转换，，如LinearTechnology的LT108X系系列。。常见见的型型号和和对应应的电电流输输出如如下：：LT10837.5ALT10845ALT10853ALT10861.5A有很多多DC-DC转转换器器可完完成到到2.5V的转转换，，常用用的如如LinearTechnology的的LT1761。33电源电电路设设计－－3.3V系统的的硬件件选型型及电电路设设计需要使使用3.3V的的直流流稳压压电源源，系系统电电源电电路如如下图图所示示：DC7.5V2A直直流电电源整流、、定向向拨动开开关DC-DC转换换芯片片LT1086滤波电电路34电源电电路设设计－－2.5V系统的的硬件件选型型及电电路设设计需要使使用2.5V的的直流流稳压压电源源，系系统电电源电电路如如下图图所示示：滤波电电路DC3.3V35晶振电电路设设计系统的的硬件件选型型及电电路设设计晶振电电路用用于向向CPU及及其他他电路路提供供工作作时钟钟。在在该系系统中中，S3C44B0X使使用无无源晶晶振，，晶振振的接接法如如下图图所示示：系统时时钟PLL的滤滤波电电容(700pF左左右)系统时时钟晶晶体电电路的的输入入信号号系统时时钟晶晶体电电路的的输出出信号号36晶振电电路设设计系统的的硬件件选型型及电电路设设计根据S3C44B0X的的最高高工作作频率率以及及PLL电电路的的工作作方式式，选选择10MHz的无无源晶晶振，，10MHz的的晶振振频率率经过过S3C44B0X片内内的PLL电路路倍频频后，，最高高可以以达到到66MHz。。片内的的PLL电电路兼兼有倍倍频和和信号号提纯纯的功功能，，因此此，系系统可可以以以较低低的外外部时时钟信信号获获得较较高的的工作作频率率，以以降低低因高高速开开关时时钟所所造成成的高高频噪噪声。。37复位电电路设设计系统的的硬件件选型型及电电路设设计采用IMP706看看门狗狗芯片片低电平平复位位JP2短接接后，，必须须定时时（<1.6S）喂喂狗，，否则则将引引起系系统复复位在规定定时间间内没没有喂喂狗，，将输输出低低电平平复位及及看门门狗功功能是是否有有效，，如果果短接接则有有效复位按按键，，JP2短短接时时才有有效38JTAG接接口电电路设设计－－接口简简介系统的的硬件件选型型及电电路设设计JTAG(JointTestActionGroup，，联合合测试试行动动小组组)是是一种种国际际标准准测试试协议议，主主要用用于芯芯片内内部测测试及及对系系统进进行仿仿真、、调试试。JTAG技技术是是一种种嵌入入式调调试技技术，，它在在芯片片内部部封装装了专专门的的测试试电路路TAP（（TestAccessPort，测测试访访问口口），，通过过专用用的JTAG测测试工工具对对内部部节点点进行行测试试。目前前大大多多数数比比较较复复杂杂的的器器件件都都支支持持JTAG协协议议，，如如ARM、、DSP、、FPGA器器件件等等。。标准的JTAG接口是是4线：：TMS、TCK、TDI、、TDO，分别别为测试试模式选选择、测测试时钟钟、测试试数据输输入和测测试数据据输出。。JTAG测试允允许多个个器件通通过JTAG接接口串联联在一起起，形成成一个JTAG链，能能实现对对各个器器件分别别测试。。JTAG接口口还常用用于实现现ISP（In-SystemProgrammable在在系统编编程）功功能，如如对FLASH器件进进行编程程等。通过JTAG接接口，可可对芯片片内部的的所有部部件进行行访问，，因而是是开发调调试嵌入入式系统统的一种种简洁高高效的手手段。目目前JTAG接接口的连连接有两两种标准准，即14针接接口和20针接接口。39JTAG接口电电路设计计－14针接接口及定定义系统的硬硬件选型型及电路路设计40JTAG接口电电路设计计－20针接接口及定定义系统的硬硬件选型型及电路路设计41JTAG接口电电路设计计－接口电路路系统的硬硬件选型型及电路路设计必须接上上拉14针接接口42S3C44B0X最小小系统系统的硬硬件选型型及电路路设计S3C44B0X+电源源电路+晶晶振电路路+复复位电电路+JTAG接接口电路可构构成真正正意义上上的最小小系统程序可运运行于S3C44B0X内部部的8KBRAM中中程序大小小有限，，掉电后后无法保保存，只只能通过过JTAG接口口调试程程序43SDRAM接口口电路设设计－SDRAM简介介系统的硬硬件选型型及电路路设计与Flash存存储器相相比较，，SDRAM不不具有掉掉电保持持数据的的特性，，但其存存取速度度大大高高于Flash存储器器，且具具有读/写的属属性，因因此，SDRAM在系系统中主主要用作作程序的的运行空空间，数数据及堆堆栈区。。当系统启启动时，，CPU首先从从复位地地址0x0处读读取启动动代码，，在完成成系统的的初始化化后，程程序代码码一般应应调入SDRAM中运运行，以以提高系系统的运运行速度度，同时时，系统统及用户户堆栈、、运行数数据也都都放在SDRAM中。。SDRAM具有有单位空空间存储储容量大大和价格格便宜的的优点，，已广泛泛应用在在各种嵌嵌入式系系统中。。SDRAM的的存储单单元可以以理解为为一个电电容，总总是倾向向于放电电，为避避免数据据丢失，，必须定定时刷新新（充电电）。因因此，要要在系统统中使用用SDRAM，，就要求求微处理理器具有有刷新控控制逻辑辑，或在在系统中中另外加加入刷新新控制逻逻辑电路路。S3C44B0X在片内内具有独独立的SDRAM刷新新控制逻逻辑，可可方便地地与SDRAM接口。。44SDRAM接口口电路设设计－SDRAM选型型系统的硬硬件选型型及电路路设计目前常用用的SDRAM为8位位/16位的数数据宽度度，工作作电压一一般为3.3V。主要要的生产产厂商为为HYUNDAI、Winbond等。他他们生产产的同型型器件一一般具有有相同的的电气特特性和封封装形式式，可通通用。本系统中中使用Winbond的W986416DH。W986416DH存存储容量量为4组组×16M位（（8M字字节），，工作电电压为3.3V，常见见封装为为54脚脚TSOP，兼兼容LVTTL接口，，支持自自动刷新新（Auto-Refresh）和和自刷新新（Self-Refresh），，16位位数据宽宽度。45SDRAM接口口电路设设计－W986416DH引引脚分布布系统的硬硬件选型型及电路路设计46SDRAM接口口电路设设计－W986416DH引引脚信号号描述系统的硬硬件选型型及电路路设计47SDRAM接口口电路设设计－SDRAM接口口电路系统的硬硬件选型型及电路路设计48SDRAM接口口电路设设计－电路说明明系统的硬硬件选型型及电路路设计一片W986416DH构建建16位位的SDRAM存储器器系统,将其配配置到Bank6，即即将S3C44B0X的nGCS6接至两两片W986416DH的/CS端端。此时时SDRAM地地址为0x0c000000-0x0c7fffff。。W986416DH的的CLK端接S3C44B0X的SCLK端；W986416DH的的CKE端接S3C44B0X的SCKE端；W986416DH的的/RAS、/CAS、/WE端分分别接S3C44B0X的nSDRAS端端、nSDCAS端、、nSDWE端端；W986416DH的的A12～A0接S3C44B0X的地址址总线ADDR<13>～ADDR<1>；W986416DH的的BA1、BA0接S3C44B0X的地地址总线线ADDR<22>、、ADDR<21>；；W986416DH的的数据总总线接S3C44B0X的数数据总线线的低16位XDATA<15>～～XDATA<0>；；49FLASH接口口电路设设计－FLASH简介介系统的硬硬件选型型及电路路设计Flash存储储器是一一种可在在系统（（In-System）进行行电擦写写，掉电电后信息息不丢失失的存储储器。它具有低低功耗、、大容量量、擦写写速度快快、可整整片或分分扇区在在系统编编程（烧烧写）、、擦除等等特点，，并且可可由内部部嵌入的的算法完完成对芯芯片的操操作，因因而在各各种嵌入入式系统统中得到到了广泛泛的应用用。作为一种种非易失失性存储储器，Flash在系系统中通通常用于于存放程程序代码码、常量量表以及及一些在在系统掉掉电后需需要保存存的用户户数据等等。50FLASH接口口电路设设计－FLASH选型型系统的硬硬件选型型及电路路设计常用的Flash为8位或16位的的数据宽宽度，编编程电压压为单3.3V。主要要的生产产厂商为为INTEL、、ATMEL、、AMD、HYUNDAI等等。本系统中中使用INTEL的TE28F320B。。TE28F320B存存储容量量为32M位（（4M字字节），，工作电电压为2.7V～3.6V，，采用48脚TSOP封装或或48脚脚FBGA封装装，16位数据据宽度。。TE28F320B仅仅需单3V电压压即可完完成在系系统的编编程与擦擦除操作作，通过过对其内内部的命命令寄存存器写入入标准的的命令序序列，可可对Flash进行编编程（烧烧写）、、整片擦擦除、按按扇区擦擦除以及及其他操操作。51FLASH接口口电路设设计－TE28F320B引引脚分布布系统的硬硬件选型型及电路路设计52FLASH接口口电路设设计－TE28F320B引引脚信号号描述系统的硬硬件选型型及电路路设计53FLASH接口口电路设设计－FLASH接口口电路系统的硬硬件选型型及电路路设计54FLASH接口口电路设设计－电路说明明系统的硬硬件选型型及电路路设计地址总线线[A20～A0]与与S3C44B0的地地址总线线[ADDR20～ADDR0]相相连；16位数数据总线线[DQ15~DQ0]与S3C44B0的低16位数数据总线线[XDATA15~XDATA0]相连连。注意此时时应将S3C44B0X的OM[1:0]置为‘‘01’’，选择择Bank0为为16位位工作方方式。一片TE28F320B构建建16位位的FLASH存储器器系统，，将其配配置到Bank0，即即将S3C44B0X的nGCS0接至两两片TE28F320B的CE端。。此时FLASH地址址为0x00000000-0x004fffff。55S3C44B0X扩展展系统系统的硬硬件选型型及电路路设计S3C44B0X最小小系统+SDRAM+FLASH电路可构构成一个个完全的的嵌入式式系统可运行于于SDRAM中中的程序序，也可可以运行行FLASH中中的程序序程序大小小可以很很大，如如果将程程序保存存到FLASH中，掉掉电后不不会丢失失，因此此，既可可以通过过JTAG接口口调试程程序，也也可以将将程序烧烧写到FLASH，然然后运行行FLASH中中的程序序在此基础础上加入入必要的的接口及及其他电电路，就就构成了了具体的的S3C44B0X应应用系统统56串口接口口电路设设计－串口简介介系统的硬硬件选型型及电路路设计几乎所有有的微控控制器、、PC都都提供串串行接口口，使用用电子工工业协会会（EIA）推推荐的RS-232-C标准准，这是是一种很很常用的的串行数数据传输输总线标标准。早期它被被应用于于计算机机和终端端通过电电话线和和MODEM进进行远距距离的数数据传输输，随着着微型计计算机和和微控制制器的发发展，不不仅远距距离，近近距离也也采用该该通信方方式。在在近距离离通信系系统中，，不再使使用电话话线和MODEM，而而直接进进行端到到端的连连接。RS-232-C标准准采用的的接口是是9芯或或25芯芯的D型型插头，，以常用用的9芯芯D型插插头为例例，各引引脚定义义如下所所示：57串口接口口电路设设计－串口芯片片选型系统的硬硬件选型型及电路路设计要完成最最基本的的串行通通信功能能，实际际上只需需要RXD、TXD和和GND即可，，但由于于RS-232-C标标准所定定义的高高、低电电平信号号与S3C44B0X系统的的TTL电路所所定义的的高、低低电平信信号完全全不同。。TTL的的标准逻逻辑“1”对应应2V～～3.3V电平平，标准准逻辑““0”对对应0V～0.4V电电平，而而RS-232-C标标准采用用负逻辑辑方式，，标准逻逻辑“1”对应应-5V～-15V电电平，标标准逻辑辑“0””对应+5V～～+15V电平平，显然然，两者者间要进进行通信信必须经经过信号号电平的的转换。。目前常使使用的电电平转换换电路为为Sipex公公司的SP3232E。58串口接口口电路设设计－SP3232E引脚分分布系统的硬硬件选型型及电路路设计59串口接口口电路设设计－串口接口口电路系统的硬硬件选型型及电路路设计RS232电平平TTL电电平60IIC接接口电路路设计－－IIC简简介系统的硬硬件选型型及电路路设计IIC总线线是一一种用用于IC器器件之之间连连接的的二线线制总总线。。它通通过SDA（串串行数数据线线）及及SCL（（串行行时钟钟线））两线线在连连接到到总线线上的的器件件之间间传送送信息息，并并根据据地址址识别别每个个器件件：不不管是是微控控制器器、存存储器器、LCD驱动动器还还是键键盘接接口。。带有IIC总线线接口口的器器件可可十分分方便便地用用来将将一个个或多多个微微控制制器及及外围围器件件构成成系统统。尽尽管这这种总总线结结构没没有并并行总总线那那样大大的吞吞吐能能力，，但由由于连连接线线和连连接引引脚少少，因因此其其构成成的系系统价价格低低，器器件间间总线线简单单，结结构紧紧凑，，而且且在总总线上上增加加器件件不影影响系系统的的正常常工作作，系系统修修改和和可扩扩展性性好。。即使使有不不同时时钟速速度的的器件件连接接到总总线上上，也也能很很方便便地确确定总总线的的时钟钟，因因此在在嵌入入式系系统中中得到到了广广泛的的应用用。S3C44B0X内内含一一个IIC总线线主控控器，，可方方便地地与各各种带带有IIC接口口的器器件相相连。。在本实实验系系统中中，外外扩一一片KS24C08作为为IIC存存储器器。KS24C08提供供1K字节节的EEPROM存存储空空间，，可用用于存存放少少量在在系统统掉电电时需需要保保存的的数据据。61IIC接口口电路路设计计－IIC接口口电路路系统的的硬件件选型型及电电路设设计62印刷电电路板板设计计注意意事项项63电源质质量与与分配配印刷电电路板板的设设计电源滤滤波为提高高系统统的电电源质质量，，消除除低频频噪声声对系系统的的影响响，一一般应应在电电源进进入印印刷电电路板板的位位置和和靠近近各器器件的的电源源引脚脚处加加上滤滤波器器，以以消除除电源源的噪噪声，，常用用的方方法是是在这这些位位置加加上几几十到到几百百微法法的电电容。。同时，，在系系统中中除了了要注注意低低频噪噪声的的影响响，还还要注注意元元器件件工作作时产产生的的高频频噪声声，一一般的的方法法是在在器件件的电电源和和地之之间加加上0.1uF左右右地电电容，，可以以很好好地滤滤除高高频噪噪声的的影响响。64电源质质量与与分配配印刷电电路板板的设设计电源分分配实际的的工程程应用用和理理论都都证实实，电电源的的分配配对系系统的的稳定定性有有很大大的影影响，，因此此，在在设计计印刷刷电路路板时时，要要注意意电源源的分分配问问题。。在印刷刷电路路板上上，电电源的的供给给一般般采用用电源源总线线（双双面板板）或或电源源层（（多层层板））的方方式。。电源源总线线由两两条或或多条条较宽宽的线线组成成，由由于受受到电电路板板面积积的限限制，，一般般不可可能布布得过过宽，，因此此存在在较大大的直直流电电阻，，但在在双面面板的的设计计中也也只好好采用用这种种方式式了，，只是是在布布线的的过程程中，，应尽尽量注注意这这个问问题。。在多层层板的的设计计中，，一般般使用用电源源层的的方式式给系系统供供电。。该方方式专专门拿拿出一一层作作为电电源层层而不不再在