CU模型的组成及其数据通路

第3章CPU原理CPU的主要功能是执行存放在主存储器中的程序即机器指令。CPU是由控制器和运算器。学习目标：理解全加器的逻辑式和结构，并行加法器及所采用的进位链、多功能算术逻辑运算部件SN74181的功能。掌握初码定点加减运算、移位操作，理解浮点加减运算、十进制加法运算，掌握无符号整数一位乘法并了解其逻辑实现，掌握无符号整数一位除法，了解浮点乘除运算。学习目标：掌握模型机的基本组成、数据通路及数据传送，掌握微命令的基本形式。理解控制器的功能，掌握指令流程及组合逻辑控制器的工作原理。掌握微型程序控制的概念，了解微指令的编码方式和顺序控制方式，了解微指令的格式。§3.1

算术逻辑运算部件ALUALU是一种功能较强的组合逻辑电路，有时被称为多功能函数发生器。ALU的核心是加法器。ALU主要完成对二进制代码的定点算术运算和逻辑运算。§3.1.1加法单元全加器与半加器：

AnAn-1…Ai…A2A1A0BnBn-1…Bi…B2B1B0

+CnCn-1…Ci…C2C1C0全加器为考虑三个输入的加法单元，半加器为考虑两个输入的加法单元。

全加和Σi+向高位的进位Ci低位送进来的进位Ci输入量输出量用半加器构成全加器（1）半加求和可用异或门实现：半加和=AiOBi（半加器的逻辑式）半加器又称为异或门（2）全加器=两个半加，其逻辑式：

Σi=AiOBiOCiCi+1=AiBi+(AiOBi)Ci

因逻辑门电路均存在延迟时间，全加器电路是一个延迟部件，其特性将影响全加器的速度。+++++§3.1.2并行加法器与进位链结构并行加法器：是用n位全加器实现两个n位操作数各位同时相加，其中的全加器的位数与操作数的位数相同。并行加法器的最长时间是由进位信号的传递时间决定的，而每位全加器本身的求和延迟是次要的因素。所以，加快进位的产生和传递是提高其速度的关键。进位链：并行加器中传递进位信号的逻辑线路，称为~1.基本进位公式：Ci+1=AiBi+(AiOBi)Ci2.并行加法器的串行进位：（1）串行进位的并行加法器是将n个全加器串接起来，就可进行两个n个位数相加。（2）串行进位方式：是指相加的进位逐级形成的，每一级的进位直接依赖于前一级的进位。称为~（行波进位）+Gi为进位产生函数Pi为进位传递函数（3）串行进位的延迟时间较长。（4）串行进位的逻辑表达式：见教材P61。3.并行进位（先行进位，同时进位）（1）定义：同时形成各级进位信号的方法，称为~。（2）采用并行进位的加法器的运算速度较快，但是以增加硬件逻辑线路为代价的。§3.1.3ALU举例1.SN74181外特性2.SN74181内部结构3.SN74181功能表4.用SN74181构成多位的ALU§3.2运算算方方法法定点点加加减减运运算算1.原码码加加减减运运算算：：原码码的的加加减减法法较较复复杂杂，，很很少少使使用用，，其其原原因因：：（1）原原码码的的加加减减运运算算，，因因计计算算机机的的实实际际操操作作取取决决于于指指令令中中的的操操作作码码和和两两个个操操作作数数的的符符号号；；（2）运运算算结结果果的的符符号号判判断断也也较较复复杂杂。。2.补码码加加减减运运算算：（1）补补码码加加法法运运算算：：[X]补+[Y]补=[X+Y]补两个个相相加加的的数数无无论论正正负负，，只只要要是是以以补补码码的的形形式式表表示示的的，，则则可可按按二二进进制制规规则则相相加加。。（2）补补码码的的减减法法运运算算：：[X-Y]补=[X+（-Y）]补=[X]补+[-Y]补符号号位位作作为为数数的的一一部部分分直直接接参参与与运运算算。。为[Y]补的机机器器负负数数由[Y]补求[-Y]补（机机器器负负数数））的的方方法法定点点小小数数：：[-Y]补=[Y]补+2-n例：：[Y]补=0.01011[-Y]补=1.10100+0.00001=1.10101定点点整整数数：：[-Y]补=[Y]补+1例：：[Y]补=1001011[-Y]补=0110100+1=0110101(3)补码码的的运运算算规规则则：：参加加运运算算的的操操作作数数和和运运算算结结果果均均用用补补码码表表示示；；符号号位位作作为为数数的的一一部部分分直直接接参参与与运运算算；；若指指令令操操作作码码为为加加，，则则两两个个数数按按二二进进制制规规则则相相加加；；若指指令令操操作作码码为为减减，，则则被被减减数数+减数数的的机机器器负负数数。。机器器负负数数的的求求法法见见上上张张幻幻灯灯片片。。3.溢出出判判别别溢出出：：指指计计算算机机的的运运算算结结果果超超出出其其所所能能表表示示的的范范围围，，而而发发生生错错误误。。溢出出的的分分类类：：正溢溢出出：：运算算结结果果为为正正且且大大于于所所能能表表示示的的最最大大正正数数。。负溢溢出出：：运算算结结果果为为负负且且大大于于所所能能表表示示的的最最小小正正数数（（绝绝对对值值最最大大的的负负数数））。。溢出出判判断断的的方方法法：（1）采采用用一一个个符符号号位位判判断断：：即：：当当两两个个同同号号数数相相加加，，若若所所得得结结果果与与两两数数符符号号不不同同，，则则表表示示溢溢出出。。（2）采采用用最最高高有有效效位位的的进进位位判判断断：：即：：两两正正数数相相加加，，最最高高有有效效位位有有进进位位，，符符号号位位无无进进位位，，表表明明运运算算结结果果溢溢出出；；两负负数数相相加加，，最最高高有有效效位位无无进进位位，，符符号号位位有有进进位位，，表表明明运运算算结结果果溢溢出出；；以下下各各判判断断逻逻辑辑式式见见教教材材P66-67）（3）采采用用变变形形补补码码将符符号号位位扩扩充充为为两两位位，，称称为为变变形形码码。。采用用变变形形祉祉码码表表示示的的运运算算结结果果，，可可根根据据两两个个符符号号位位是是否否一一致致来来判判断断是是否否溢溢出出。。双符号位位的含义义：00———结果为正正，无溢溢出；01———结果为正正溢出；；10———结果为负负溢出；；11———结果为负负，无溢溢出。CPU内设的一一个状态态寄存器器，其中中的溢出出位V是用来记记录溢出出是否发发生。移位位移位操作作的分类类：按性质分分：逻辑辑~、循环~、算术~按被移位位数据长长度分：：字节、、半字节节、多倍倍字节按每次移移位的位位数分：：移1位、移n位（n≤被移位数数据长度度）1.逻辑移位位：定义：将将一组无无数值意意义的二二进制代代码进行行移位。。移位规则则：左移移时低位位补0,右补移时时高位补补0。2.循环移位位：定义：在在闭合移移位环路路中，在在被子移移位数据据的最高高位与最最低位之之间有移移位通路路。移位规则则：循环左移移时最高高位移到到最低位位，其余余各位依依次左移移；循环右移移时最低低位移到到最高位位，其余余各位依依次右移移；3.算术移位位：定义：带带符号数数的移位位，移位位后数的的符号不不变而数数值变化化。移位规则则：（1）原码移移位规则则（2）补码右右移规则则见见教材材P68页（3）补码左左移规则则浮点加减减运算运算规则则及硬件件实现（1）对阶操操作（2）实现尾尾数的加加（减））运算（3）结果规规格化和和判断溢溢出左规右规（4）余入操操作十进制加加减运算算1.进制转换换2.直接进行行十进制制运算：：采用BCD码表示，，运算由由BCD码运算指指令完成成。两种方法法：见教教材P71页。3.BCD码的加法法运算“加六校校正”定点乘除除运算乘除法运运算是计计算机的的基本运运算之一一。因乘乘除法运运算需需要更多多的硬件件支持，，并不是是所有的的计算机机都配置置这种硬硬件，但但是所有有的计算算机都能能做乘除除法运算算。实现乘除除法运算算大致有有三种方方案。本节只讨讨论无符符号整数数一位乘乘法和除除法。实现乘除除法运算算大致有有三种方方案：（1）采用软软件实现现乘除法法运算。。即用原有有的运算算器设备备，运用用基本运运算指令令编制实实现乘除除法运算算的子程程序。这这种方法法适用于于小型机机、微型型机。（2）在原有有运算器器基础上上增加一一些硬件件设备来来实现乘乘、除法法操作。。（3）设置专专用的乘乘除法器器。使设设备处理理设备专专用化，，目的是是加快运运算速度度。一般般适用于于大、中中型计算算机。1.无符号整整数一位位乘法1101被乘数B×1011乘数C110111010000+110110001111乘积1101×101100001101B共4次右移0001101B共3次右移00000B共2次右移+01101B共1次右移10001111乘积实现无符符号整数数一位乘乘法规则：将将n位乘转换换为n次“累加加与移位位”，即即每一步步只求一一位乘数数所对应应的新部部分积，，并与原原部分积积作一次次累加，，然后右右移一位位。流程图：：见教材材P73页，图3-8B—存放被乘乘数、C—存放乘数数、A—初值为0，存放部部分积，，最后存存放乘积积高位。。用A和C寄存器联合右移移以存放逐逐次增加加的部分分积，并并且使每每次操作作依据的的乘数位位始终在在C的最低位位。乘法法完成时时，A、C存放的是是最后乘乘积，其其中C的内容是是乘积的的低位部部分。硬件逻辑辑原理图图：图3-9例：P73，图3-8（无符号号整数一一位乘算算法流程程框图））n位被除数数—Bn位乘数—C，0—AC0=1？结束束开始始A，C右移一位位A+0——AA+B——AC0=1？NYNY例3-11：1101×1011的运算过过程：B1101（被乘数数）Ca0A0000C1011（乘数））00000C0=1+B1101101101101001101101C0=1+B110110011010011110C0=0+0000001001001001111C0=1+B110110001010001111初始状态态第一节拍拍第二节拍拍第三节拍拍第四节拍拍乘积2.无符号整整数一位位除法由手算法法可知：：决定商商是“1”还是“0”，根据部部分被除除数或余余数减去去除数是是否够减减。计算机是是实现除除法运算算，就是是要解决决如何判判断够减减与否的的问题。。方法如如下：用逻辑线线路进行行比较判判别恢复余数数法——（改进））不恢复复余数法法或加减减交替法法。（见见教材P75页）恢复余数数法：将被除数数或余数数减去除除数，若若所得余余数符号号位为0（即正））表明够够减，上上商1；若余数数符号位位为1（即负））表明不不够减，，上商0加上除数数（即恢恢复余数数法）即：先做做减法，，若余数数为正，，上商1；若余数数为负，，上商0，必须恢恢复原来来的余数数（加上上除数））。不恢复余余数法（（加减交交替法））：此法的特特点是在在运算过过程中如如出现不不够减，，则不必必恢复余余数，可可根据符符号，继继续向下下运算。。这样运运算时步步数固定定，控制制简单。。规则：当余数为为正时，，商为1，余数左左移一位位，减除除数；当余数为为负时，，商为0，余数左左移一位位，加除除数无符号整整数不恢恢复余数数除法流流程图：：见教材P75页，图3-11运算初始始时，除除数—B，被除数数—A和C（其中A—高位、C—低位）除法完成成后商放放在C寄存器中中，余数数放在A寄存器中中。A寄存的最最高位作作为运算算中的符符号位，，用于指指示余数数的正负负。注意：例例3-12中第一步步A-B=[A]原-[B]原=[A]初-[B]初=[A]初+[-B]初B的机器负负数：[-B]初=[B]初+1B求反浮点乘除除运算1.浮点乘法法运算阶码相加加并判断断溢出尾数相乘乘规格化处处理2.浮点除法法运算预置尾数调整整求阶差尾数相除除§3.3CPU模型的组组成及其其数据通通路CPU的组成：控制器：完完成取指令令、分析指指令、执行行指令的操操作。运算部件：：实现指令令所指定的的各种算术术逻辑运算算操作。各种寄存器器：用于存存放指令、、指令地址址、操作数数及运算结结果。CPU内部数据通通路：用以以连接CPU内部各部件件，为信息息提供通路路。DALUZBACR0R1R2R3MARMDRIRPCPSWSP地址总线数据总线控制总线主存MI/O接口I/O设备EMAREMDRSMDRALU总线RDWR基本组成1.寄存器：存放控制信信息的寄存存器，如指指令寄存器器、程序计计数器和程程序状态字字寄存器。。存放所处理理的数据的的寄存器，，如通用寄寄存器和暂暂存器。寄存器的种种类：（1）通用寄存存器：4个：R0、R1、R2、R3一组可编程程访问、具具有多种功功能的寄存存器。指令系统为为其分配编编号，即寄寄存器地址址。其本身在逻逻辑上只有有接收信息息、存储信信息和发送送信息的功功能，但通通过编程与与运算部件件的配合可可实现多种种功能。（2）暂存器：：3个：C、D、ZC用来暂存从从主存储器器读出的数数据D设置在ALU的输入端，，用来存放放一个操作作数，还可可暂存从主主存储器读读出的数据据，并设有有左移和右右移的功能能。Z设置在ALU的输出端，，用来存放放运算结果果。指令系统中中没有为其其分配编号号，故不能能编址访问问。（3）指令寄存存器IR：指令寄存器器IR——用来存放当当前正在执执行的一条条指令。IR的输出是控控制器产生生控制信号号的主要逻逻辑依据。。（4）程序计数数器PC：程序计数器器又称为指指令计数器器或指令指指针IP。作用是提供供指令的地地址。具有加1计数功能，，并可编程程访问。（5）程序状态态字寄存器器PS：程序状态字字寄存器又又称为标志志寄存器。。作用：用来来存放现行行程序的运运行状态和和工作方式式，其内容容称为程序序状态字PSW。PSW是参与控制制程序执行行的重要依依据。（6）堆栈指针针SP：SP用来指示堆堆栈栈顶的的位置，其其内容是栈栈顶单元的的地址。SP也是可编程程访问的寄寄存。（7）与主存接接口的寄存存器MAR、MDR：地址寄存器器MAR用来存放CPU访问主存或或I/O接口的地址址。MAR连接地址总总线的输出出门是三态态门。数据寄存MDR用来存放CPU与主存或I/O接口之间传传送的数据据。CPU对主存的控控制信号有有两个：读信号RD—控制对主存存的读操作作写信号WR—控制对主存存的写操作作2.运算部件：：控制ALU运算的控制制信号有：：ADDSUBANDORXOR加+减--与或异COMNEGA+1A--1B±1求负求反A加1A减1B加（减）13.总线与数据据通路结构构：（1）ALU总线CPU内部采用单单总线结构构，即设置置一组由16根双向数据据传送组成成的ALU总线（CPU内总线），，ALU和所有的寄寄存器通过过这组公共共总线连接接起来。在单总线结结构中，CPU的任何两个个部件间的的数据传送送都必须通通过这组总总线，控制制较简单，，但传送速速度受到限限制。（2）系统总线线：16根地址总线线、16根数据总线线，以及控控制总线。。CPU主存接口接口I/O设备I/O设备常见计算机机硬件系统统结构总线地址总线数据总线控制总线CPU通过MAR向地址总线线提供访问问主存单元元或I/O接口的地址址CPU通过MDR向数据总线线发送或接接收数据，，以完成与与主存单元元或I/O接口之间的的数据传送送。CPU通过控制总总线向主存存或I/O设备发出（（或接收））有关控制制信号。4.控制器及微微命令的基基本形式：：（1）微命令的的基本形式式微操作命令令：是最基基本的控制制信号，是是指直接作作用于部件件或控制门门电路的控控制信号，，简称微命命令。微命令的两两种形式：：①电位型微微命令：见见教材P81页②脉冲型微微命令：各各寄存器均均采用同步步打入脉冲冲将ALU总线上的数数据打入其其中。其种类有：：CPR0，CPR1，CPPC，CPIR，CPSP，CPMAR，CPMDR等…..………………（2）控制器控制器：基基本功能就就是执行指指令，即根根据指令产产生控制信信号序列以以命令相应应部件分步步完成指定定的操作。。传统控制器器的主要部部件包括：：指令寄存存器IR、指令译码码器、程序序计数器PC、状态字寄寄存器PSW、时序系统统和微操作作信号发生生器。计算机的组组成框图：：输入设备运算器输出设备控制器存贮器控制信号数据信号数据程序结果输入命令操作命令存取数据输出命令存取命令指令CPU计算机的基基本工作原原理——冯诺依曼原原理数据传送1.寄存器之间间的数据传传送：直接接通过ALU总线传送数数据，具体体传送由输输出门和打打入脉冲控控制。2.主存数据传传送到CPU：通过系统统总线传送送数据。3.CPU数据传送到到主存4.执行算术或或逻辑操作作见教材P82页2.主存数据传传送到CPU例如从存储储器中取指指令到指令令寄存器IR（1）PCMAR；（2）MMDRIR；3.CPU数据传送到到主存例如要写入入主存的数数据在R2中，存储单单元地址R1中，则写一一个数据到到存储器可可通过以下下操作序列列实现：（1）R1MAR（2）R2MDR（3）MDRM4.执行算术或或逻辑操作作例如要执行行“把寄存存器R1和R2的内容相加加，结果送送到R3”（1）R1D（2）D+R2Z（3）ZR3§3.4时序控制方方式计算机中的的一条指令令的执行过过程需要分分成读取指指令、读取取操作数、、运算、存存放结果等等步骤。每每一步操作作则是由控控制器产生生相应的一一些控制信信号实现的的，每条指指令都可分分解为一个个控制信号号序列。指令的执行行过程就是依次执执行一个确确定的控制制信号序列列的过程。。时序控制方方式就是指微操操作与时序序信号之间间采取保种种关系，它它不仅直接接决定时序序信号的产产生，也影影响到控制制器及其它它部件的组组成，以及及指令的执执行速度。。指令执行过过程1.指令的分段段执行过程程（1）取指令（2）分析指令令（3）执行指令令取操作数执行操作形成下条指指令地址2.指令之间的的衔接方式式：名称定义特点串行的顺序安排方式是指在一条指令执行完毕后才开始取下条指令这种方式控制简单，但在时间上不能充分利用部件。并行的重叠处理方式是在对现行指令系统运算操作时提前从主存取出下条指令，而不必等当前指令全部执行完。能有效提高设备利用率和运算速度，但若程序需要转移，预取下条指令失败。时序控制方方式时序控制方方式就是指微操操作与时序序信号之间间采取保种种关系，它它不仅直接接决定时序序信号的产产生，也影影响到控制制器及其它它部件的组组成，以及及指令的执执行速度。。本节介绍:同步控制方方式同步控制方方式的多级级时序系统统1.同步控制方方式：定义：指各各项操作由由统一的时时序信号进进行同步控控制，这就就意味着各各个微操作作必须在规规定时间内内完成，到到达规定时时间就自动动执行后继继的微操作作。基本特征：：是将操作作时间分为为若干长度度相同的时时钟周期（（也称节拍拍），要求求在一个或或几个时钟钟周期内完完成各个微微操作。采用范围：：CPU内部、CPU、主存、各各I/O接口之间.优点：时序关系简简单、结构构上易于集集中，相应应的设计和和实现较方方便。缺点：对时间少的的微操作，，存在时间间上的浪费费2.同步控制方方式的多级级时序系统统：在CPU中为实现同同步控制，，必须设置置一时序系系统，以产产生统一的的时序信号号对各种操操作进行定定时控制。。（1）多时序概念念：指在同步控制制方式中，通通常将时序信信号划分几级级（其中包括括指令周期）），称为多级级时序。在组合逻辑控控制器中，是是依靠不同的的时间标志使使CPU分步执行指令令，其时序信信号常划分为为3级：机器周期期、节拍、时时钟脉冲。在微程序控制制器中，一条条指令对应一一段微程序（（微指令序列列），其时序序信号划分为为2级：节拍、时时钟脉冲。CPU每出并执行一一条指令,都要完成一系系列的操作,这一系列操作作所需要的时时间通常叫做做一个指令周周期。简单地地说，指令周周期是取出并并执行一条指指令的时间。。开始取指令分析指令执行指令取指令——执行指令序列列时序信号划分分为3级：机器周期：在组合逻辑控控制器中，通通常将指令周周期划分为几几个不同的阶阶段，每个阶阶段所需的时时间，称为机机器周期，又又称为CPU工作周期或基基本周期。节拍（时钟周周期）：将一个机器周周期划分若干干相等的时间间段，其间仅仅完成一步基基本操作，这这个时间段用用一个电平信信号宽度对应应，称为~。节拍长度由CPU内部的操作的的需要在时序系统中中设置节拍发发生器，用以以产生节拍信信号。时钟脉冲：时时序系统的基基本定时信号号。（2）多级时序信信号之间的关关系：见教材P86页，图3-14三级时序信号号之间的关系系。（3）时序系统的的组成：见教材P87页，图3-15时序系统框图图。§3.5指令的执行与与组合逻辑控控制器按产生控制信信号的方式不不同控制器可可分：组合逻逻辑控制器和和微程序控制制器。组合逻辑控制制器：是指产生控制制信号即微命命令的部件，，是用组合逻逻辑线路来实实现。微程序控制器器：即将机器指令令的操作（从从取指令到执执行）分解为为若干个更基基本的微操作作序列，并将将有关的控制制信息（微命命令）以微码码形式编成微微指令，输入入控制存储器器中。它是早期设计计计算机的一一种方法，这这种方法是是把控制部件件看作为产生生专门固定时时序控制信号号的逻辑电路路，而逻辑电电路以使用最最少元件和取取得最高操作作速度为设计计目标。一旦旦控制部件构构后，除非重重新设计和物物理上对它重重新接线，否否则要想增加加新的控制功功能是不可能能的。模型机的指令令系统1.指令格式：（1）双操作数指指令（2）单操作数指指令（3）转移指令可编程寄存器器7个，编号如下下：通用寄存器R0~R3000~011堆栈指针SP100程序状态字PSW101程序计数器PC111（留有一种编编码未用，可可扩展110）2.寻址方式采用定字长指指令格式，指指令字长16位，操作数字字长16位。（1）立即数寻址址，操作数紧紧跟着指令，，即在指令代代码之中；（2）操作数在寄寄存器中，即即寄存寻址方方式（3）操作数在主主存中，相应应的寻址方式式有：直接寻址方式式，地址紧跟跟指令给出；；寄存器间址方方式，地址在在寄存器中；；自增型寄存器器间址方式；；自减型寄存器器间址方式：：变址方式。教材P89页介绍了模型型机寻址方式式简表（表3-3）3.操作类型：（1）传送指令MOV——传送，操作码码0000MOV指令可用预置置寄存器或存存储单元内容容，还可用进进行I/O操作，不再专专门设置显示示I/O指令。（2）双操作数算算逻指令：ADD——加，操作码0001（带进位）SUB——减，操作码0010（带进位）AND——逻辑与，操作作码0011OR——逻辑或，操作作码0100EOQ——异或，操作码码0101（3）单操作数算算逻指令COM——求反，操作码码0110NEG——求补，操作码码0111INC——加1，操作码1000DEC——减1，操作码1001SL——异或，操作码码0101SR——右移，操作码码1011（4）程序控制类类指令转移指令JMP，操作码1100返回指令RST，操作码1100转子指令JSR，操作码1101模型机的时序序系统时序信号划分分为3级：工作周期：在在组合逻辑控控制器中，通通常将指令周周期划分为几几个不同的阶阶段，每个阶阶段所需的时时间，称为机机器周期，又又称为CPU工作周期或基基本周期或机机器周期。节拍（时钟周周期）：将一一个机器周期期划分若干相相等的时间段段，其间仅完完成一步基本本操作，这个个时间段用一一个电平信号号宽度对应，，称为~。工作脉冲（时时钟脉冲）：：时序系统的的基本定时信信号。1.工作周期划分分：模型机设置了了6种工作周期，，分别利用6个周期状态触触发器来表示示它们的状态态。任一时刻刻只允许一个个触发器为1，表明CPU现在所处的工工作周期状态态，为该阶段段的工作提供供时间标志与与依据。6种工作周期：：取指周期FT、源周期ST、目的周期DT、执行周期ET、中断响应周期期IT、DMA传送周期DMAT（1）取指周期FT：完成取指所需需的操作，与与指令操作码码无关的公共共性操作，但但FT结束后将转向向哪个工作周周期，与FT中取出出的指指令类类型有有关。。（2）源周期期ST：在ST中将依依据指指令寄寄存器器IR的源地地址字字段信信息进进行操操作，，形式式源地地址，，读取取源操操作数数。（3）目的周周期DT：依据指指令寄寄存器器IR的目的的地址址字段段信息息进行行操作作。（4）执行周周期ET：依据IR中的操操作码码执行行相应应操作作。（5）中断响响应周周期IT：在IT中将直直接依依靠硬硬件进进行关关中断断、保保存断断点、、转服服务入入口等等操作作。中断方方式：：见教教材P92页（6）DMA传送周周期DMAT：在DMAT中，CPU交出系系统总总线的的控制制权，，改由由DMA控制器器控制制系统统总线线，实实现主主存与与设之之间的的数据据直接接传送送。DMA即直接接访存存方式式，其其基本本思想想是在在主存存储器器和I/O设备之之间建建立直直接的的数据据传送送通路路。DMA请求的的优先先级高高于中中断请请求。。2.节拍（（时钟钟周期期）：：节拍宽宽度为为最长长微操操作所所需的的时间间，即即访问问主存存操作作所需需的时时间。。在时序序系统统中设设置节节拍发发生器器，用用以产产生节节拍信信号。。节拍拍发生生器由由计数数器T与节拍拍译码码器组组成。。3.工作脉脉冲：：工作脉脉冲：：时序序系统统的基基本定定时信信号。。模型机机在每每个节节拍的的未尾尾发出出一个个工作作脉冲冲P，作为为各种种同步步脉冲冲的来来源。。指令流流程1.取指周周期FT：（1）进入入FT的条件件初始化化置入入FT：程序计计数器器PC置0（为开开机后后的第第一条条指令令地址址）同时将将取指指周状状态触触发器器FT置1开放时时钟，，开始始执行行取指指操作作。程序运运行过过程中中，同同步打打入FT进入FT，D置1产生同同步脉脉冲CPFT将1打入FT结束FT，D置0产生同同步脉脉冲CPFT将0打入FTS总清QCDFTFT1--FTRCPFT图3—19取指周周期状状态触触发器器有3种情况况可采采用同同步方方式进进入新新的取取指周周期：：当一条条指令令系统统完毕毕，即即在执执行周周期FT中，如如果不不响应应DMA请求与与中断断请求求，程程序正正常执执行，，接着着就转转入新新的FT，开始始执行行下一一条指指令。。在中断断周期期IT这一过过渡阶阶段操操作结结束后后，就就应转转入中中断服服务程程序，，即进进入FT。在DMA周期完完成一一次DMA传送后后，如如果没没有新新的DMA请求，，也没没有中中断请请求，，则恢恢复执执行被被暂停停的程程序，，也应应进入入FT。（2）取指指流程程：（取指指流程程图））FT0FT1在FT0中先指指令地地址由由PC送入MAR。在FT1中从主主存M读出指指令代代码到到MDR再送到到指令令寄存存器IR中，因因PC的计数数功能能，所所以可可同时时修改改程序序计数数器PC内容，，让PC+1，则修修改后后的PC指向紧紧跟现现行指指令的的下一一单元元。PC———MARM———MDA———IR，PC+1———PC（3）微操操作时时间差差实现取取指流流程的的每步步基本本操作作与转转入下下一步步操作作所需需的微微命令令（包包括控控制电电位和和脉冲冲）在FT0中要完完成PC——MAR操作，，则应应发控控制信信号PCOUT和CPMAR，由它它们控控制将将PC的内容容送ALU总线打打入MAR中，控控制信信号T+1，CPT控制转转入下下一个个节拍拍FT1。在FT1中要完完成M—MDR———IR与PC+1——PC操作。。控制制信号号EMAR、RD、SMDR控制从从主存存中读读一个个字（（指令令）置置入MDR，由MDROUT、CPIR将MDR将内容容打入入IR中。控控制信信号PC+1，CPPC将PC内容加加1计数。。2.MOV指令MOV指令流流程图图包含含了各各种寻寻址方方式的的组合合，流流程分分支的的逻辑辑依据据就是是指令令的寻寻址方方式字字段代代码。。（1）取指周周期FT：完成取取指所所需的的操作作，与与指令令操作作码无无关的的公共共性操操作，，但FT结束后后将转转向哪哪个工工作周周期，，与FT中取出出的指指令类类型有有关。。FT0PC———MARFT1M———MDA———IR，PC+1———PCMOV指令取指指RiC（1）取指周周期FT：（2）源周期期ST：从主存存中读读取源源操作作数，，将依依据指指令寄寄存器器IR的源地地址字字段信信息进进行操操作，，形式式源地地址