译码器设计报告小组成员旭_第1页
译码器设计报告小组成员旭_第2页
免费预览已结束,剩余4页可下载查看

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

38译设计报小组成员:,,旭,通过互联网,搜集基于verilog语言实现38译的代码。查寻尽可能多的 SE6.5实现仿真功能第一种:case语句moduledecode38u1(data_in,EN,Y)input[2:0]data_ininputENoutput[7:0]Yreg[7:0]Yalways@(data_inorENif(EN==case(data_in3'b000:Y= 3'b001:Y= 3'b010:Y=; 3'b011:Y=; 3'b100:Y=; 3'b101:Y=; 3'b110:Y=; 3'b111:Y=;default:Y=Y=; 第二种:if第二种:ifelseif1.moduledecode38u2(data_in,EN,Y) input[2:0]data_in inputEN output[7:0]Y reg[7:0]Y always@(data_inorENif(EN== (data_in==3'b000)Y=; elseif(data_in==3'b001)Y=; elseif(data_in==3'b010)Y=; elseif(data_in==3'b011)Y=; elseif(data_in==3'b100)Y=; elseif(data_in==3'b101)Y=; elseif(data_in==3'b110)Y=; elseif(data_in==3'b111)Y= Y= Y=;第三种:for语句moduleinput[2:0]inputoutput[7:0]reg[7:0]integeralways@(data_inorif(data_in==i)Y[i]=elseY[i]=elsemoduleinputinput[2:0]data_ininputENoutput[7:0]data_outreg[7:0]data_outintegeralways@(data_inordata_out[0]=data_in[0]+data_in[1]+data_out[1]=data_inbar[0]+data_in[1]+data_out[2]=data_in[0]+data_inbar[1]+data_out[3]=data_inbar[0]+data_inbar[1]+data_out[4]=data_in[0]+data_in[1]+data_out[5]=data_inbar[0]+data_in[1]+data_out[6]=data_in[0]+data_inbar[1]+data_out[7]=data_inbar[0]+data_inbar[1]+elsemoduledecode38u3(data_in,EN,data_out)inputinput[2:0]data_ininputENoutput[7:0]data_outassigndata_out=moduledecode38u5(data_in,EN,data_out)input[2:0]data_ininputENoutput[7:

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论