计算机组成原理第三章存储系统一

第三章存储系统

存储器概述主存储器的基本构造和操作

主存储器组织

高速缓冲存储器Cache

高速存储器半导体存储器芯片虚拟存储器3.1

存储器概述

3.1.1存储器的基本概念

存储器是计算机的一种具有记忆功能的部件,用以存放程序和数据,它由一些能表示二进制数0和1的存储介质组成(常用有半导体器件和磁性材料).位(bit)是存储器中存储信息的最小单位,称为存储位或存储元,8位二进制数为一个字节(Byte),字(Word)是由一个或若干个字节组成,若干个存储元组成一个存储单元,许多存储单元的集合形成一个存储体(MemoryBank).存储单元的编号称为地址.位(bit)存储单元地址01

2

3……N-1N存储体

图3.1存储体结构图3.1.2内存的性能指标

1.存储容量:能存放二进制位的总量，一般主存和辅存分别考查。其中主存容量定义如下：

Sm=W×L，W为存储字数，L为存储字长常用单位为:千(Kilo,K)、兆（Mega,M)、吉（Giga,G）、太（Tera,T）…

2.存取速度

存储芯片的工作速度慢于CPU的工作速度,故其对CPU执行指令的速度影响很大.通常由存取时间TA，存取周期TM和主存带宽Bm等参数描述.(1)存取时间

(memoryaccesstime,TA):亦称访问时间或读写时间,指执行一次读操作或写操作的时间,即从地址传送给主存开始到数据能被使用为止所经历的时间.其越小存取速度越快。(2)存取周期(memorycycletime,TM):连续两次访问存储器操作所需间隔的最短时间,又称为读/写周期、访存周期.由于存储器在一次存储操作后需要有一定的恢复时间,故通常TA<TM。(3)存储器带宽(频宽):单位时间内存储器所存取的信息量,单位为位/秒,记为Bm.Bm=W/TM(位/秒)其中W——每次R/W数据的宽度,一般等于Memory字长;TM——存取周期.按此定义Bm也被叫做存储器的数据传输率.

3.价格：以每位价格P来衡量.P=C/S其中,C——存储芯片价格,S——存储芯片容量(bits).总结:存储器的总价格正比于存储容量,而反比于存取时间.容量存储器的容量、价格、速度三个指标是相互矛盾、相互制约的,如何设计容量大、速度快、价格低的存储器,一直是计算机发展的重要问题.3.1.3存储器分类

1.按存储介质分类

(1)磁芯存储器：利用铁氧体磁性材料制成的环形磁芯的两种不同剩磁状态来存放二进制代码0或1;

(2)半导体(Semiconductor)存储器：利用触发器的双稳态或MOS管栅极有无电荷来表示二进制的0/1;

(3)磁表面(Magnetic-surface)存储器：利用涂在基体表面的一层磁性材料具有两种不同磁化状态来表示0或1,常见有磁带、磁盘等;(4)光存储器：利用激光技术控制访问的存储器,通过激光束照在基体表面引起物理的或化学的变化,记忆二进制信息.

2.按存取方式(methodofaccessing)分类

(1)随机存储器RAM(randomaccessmemory)：任何存储单元内容均可以按照其地址随机读写,且存取时间与存储单元的物理位置无关,是一个常量.速度较快,TM为ns级,但断电后信息会丢失.常用作Cache和主存；(2)只读存储器ROM(ReadOnlymemory):只能随机读取,不能随机写入,可以作为主存的一部分,用以存放不变的程序和数据,如某些系统程序、专门的子程序,以及用作函数发生器、字符发生器等.它可分为MROM、PROM、EPROM和FlashROM几类;(3)顺序存取存储器SAM(Sequentialaccessmemory):其内容只能按照某种顺序存取,存取时间的长短与信息在存储器中的位置有关,是个变量,故SAM只能用平均存取时间作为衡量存取速度的指标,典型的SAM如磁带机;

(4)直接存取存储器DAM(Directaccessmemory):DAM的存取方式介于RAM和SAM之间.存取信息时,第一步直接指向存储器的某个小区(如磁盘上的磁道);第二步再小区域内顺序检索,直到找到目的地后再进行读写操作.存取时间与信息所在物理位置有关,是个变量,典型的DAM如磁盘.3.按信息的可保存性分类

(1)易失性(volatile,挥发性)存储器:断电后信息消失,如RAM；

(2)非易失性(nonvolatile,非挥发性)存储器:断电后信息仍能保存,如ROM、磁芯存储器、磁表面存储器和光盘存储器.4.按在计算机系统中的作用分类主存(内存)、辅存(外存)、Cache、控制存储器3.1.4多层次存储体系结构

一、采用多层次存储体系结构的原因：主存的速度总落后于CPU的需要,主存的容量总落后于软件的需要.而单一种类的存储器无法同时满足价格、容量和速度三方面的要求,所以需要从存储系统结构方面采取措施,即一个计算机系统的存储器由多种类型不同的存储器组成,构成不同的存储层次(MemoryHierarchy).典型的多层存储器体系结构如图3.2示:通用寄存器Cache(静态随机存储器SRAM)主存(动态随机存储器DRAM，SRAM)联机外部存储器(磁盘存储器等)脱机外部存储器(磁带、光盘存储器等)CPU芯片内存储容量越来越大，每位价格越来越便宜访问速度越来越快主机内外部设备

图3.2多层次存储结构系统1、通用寄存器(组)

用来存放即刻要执行的指令和要处理的数据,以及处理的中间结果和最后结果,速度近于CPU,但价格昂贵,数量有限;2、高速缓存(Cache)

(1)什么是Cache：高速缓冲存储器,高缓.为解决CPU和主存速度的不匹配,在它们之间设置的一个或多个高速小容量半导体存储器.其存取速度速度可与CPU匹配.依据程序运行的局部性原理,把主存中部分信息映射到Cache中,以便向CPU快速提供即刻要执行的指令或要处理的数据.(2)Cache的物理构成：一般为SRAM即静态RAM(Static);而主存一般为DRAM即动态RAM(Dynamic).SRAM较快,约为DRAM的3~5倍,但功耗大,集成度低,价格高.(3)目前PC系统中一般设有一级缓存和二级缓存.L1Cache做在CPU内部,叫内部Cache,速度最快,容量较小,常在几十KB.L2cache又叫外部或片外Cache.3、主存储器(内存)：是CPU直接编程访问的存储器,存放计算机运行期间处于活跃状态的大量程序和数据.主存可与Cache交换信息,也可以直接由CPU访问.由半导体存储器组成.4、联机外存(磁盘)：用来存放暂时不用但调用频繁,需联机保存的程序和数据.CPU不能直接访问,需要时调入主存,是主存直接后援.5、脱机外存(磁带、光盘)：作为磁盘后援,用于保存调用不太频繁的信息.

辅助存储器的特点是速度慢、容量大、价格低.二、三级存储体系结构中央处理器cache主存外存cacheCPUM1M2M31、构成：典型的三级存储体系结构,分为“高缓-主存”和“主存-辅存”两个存储层次,如下图所示：2、高缓-主存层次：解决CPU与主存之间的速度匹配问题.Cache速度快于主存,将CPU近期要用的信息调入Cache,CPU直接访问Cache获取信息,从而提高访存速度.主存和Cache之间的数据调动由硬件自动完成,对程序员是透明的.

图3.3三级存储体系结构二、三级存储体系结构中央处理器cache主存外存cacheCPUM1M2M33、主存-辅存层次：解决存储系统容量不足的问题.辅存容量大,用以存放暂时不用的数据,但其速度低于主存且不能和CPU直接交换信息.当CPU需要辅存中信息时,将辅存内容调入主存.主存和辅存之间的数据调动是由附加硬件和操作系统中的存储管理软件共同完成的.

图3.3三级存储体系结构总结：多级存储体系结构中,各个层次的存储器之间通过硬件和软件有机地结合成一个统一的整体,无须程序员的干预而由计算机自动实现调度,向程序员提供足够大的存储空间,同时最大限度地与CPU速度匹配.

三级存储体系结构的总体效果是：存取速度接近于Cache,存储容量接近于辅助存储器,整体价格也较为合理.第三章存储系统

存储器概述主存储器的基本构造和操作

主存储器组织

高速缓冲存储器Cache

高速交叉存储器半导体存储器芯片虚拟存储器3.2主存储器的基本结构和操作3.2.1SRAM存储器基本存储元的存储原理

下图为MOS六管静态存储元电路图:

X地址译码线……Y地址译码线图3.4六管SRAM存储元件电路图T7T8(I/O)(I/O)ABT6VccT3T4T1T2T5定义:若T1导通而T2截止,存入信息为0;若T1截止而T2导通,存入信息为1.DD位线2字线位线13.2主存储器的基本结构和操作3.2.1SRAM存储器基本存储元的存储原理

下图为MOS六管静态存储元电路图:

X地址译码线……Y地址译码线图3.4六管SRAM存储元件电路图T7T8(I/O)(I/O)ABT6VccT3T4T1T2T5(1)保持状态：保持“0”状态：

T1导通→A低

↑

↓

B高

←

T2截止DD位线2字线位线13.2主存储器的基本结构和操作3.2.1SRAM存储器基本存储元的存储原理

下图为MOS六管静态存储元电路图:

X地址译码线……Y地址译码线图3.4六管SRAM存储元件电路图T7T8(I/O)(I/O)ABT6VccT3T4T1T2T5(1)保持状态：保持“1”状态：

T2导通→B低

↑

↓

A高

←

T1截止DD位线2字线位线13.2主存储器的基本结构和操作3.2.1SRAM存储器基本存储元的存储原理

下图为MOS六管静态存储元电路图:

X地址译码线……Y地址译码线图3.4六管SRAM存储元件电路图T7T8(I/O)(I/O)ABT6VccT3T4T1T2T5(2)写入状态(X、Y译码线均为高电平，即T5、T6、T7、T8均导通)：写“0”：位线2为高电平→B高→T1导通位线1为低电平→A低→T2截止DD位线2字线位线13.2主存储器的基本结构和操作3.2.1SRAM存储器基本存储元的存储原理

下图为MOS六管静态存储元电路图:

X地址译码线……Y地址译码线图3.4六管SRAM存储元件电路图T7T8(I/O)(I/O)ABT6VccT3T4T1T2T5(2)写入状态(X、Y译码线均为高电平，即T5、T6、T7、T8均导通)：写“1”：位线2为低电平→B低→T1截止位线1为高电平→A高→T2导通DD位线2字线位线1

3.2.2主存储器的组成

地址译码驱动存储体阵列I/O电路读写控制电路地址线读写控制信号数据线图3.5主存储器结构框图

1、存储体阵列*记忆元件(记忆单元):能存放并保持1位二进制数的元件.*存储单元:由若干个记忆元件组成,单元按行、列排列成十分规整的阵列.*存储体:是存储单元的集合.012n-1012n-1012n-1……………………字选线0字选线1字选线m0位线1位线2位线n-1

图3.6存储体阵列注意:从芯片的规格可知其容量

4K×

1存储单元数字长,即一个存储单元的位数位线03.2.2主存储器的组成

2.地址译码驱动电路

(1)地址译码器:把CPU给定的地址编码翻译成能驱动指定存储单元的控制信息.(n----2n)1&&&&1A0A1字选线W00字选线W01字选线W10字选线W11A0A0A1A1图3.72：4译码器

(2)地址译码系统设计

一维编址存储阵列(单译码方式)：每一个存储单元由一条字选线驱动的存储体,用于小容量存储器.缺点：当地址线根数较大时,译码器的输出线量大增加硬件复杂性.二维编址存储阵列(双译码方式):分成X向译码器和Y向两个译码器.一个存储单元,只有当行地址、列地址同时被选中时才能被驱动.

地址译码系统的设计例子：1KX4位RAM.

采用一维地址译码，地址线根数为10根，则译码器输出线(字线）的条数为210=1024.

采用二维地址译码，10条地址线中6条（A0~A5）用在横向，4条（A6~A9）用在纵向，则共产生字线条数为：64+16=80条.1KX4位RAM二维地址译码的图示：X地址译码Y地址译码器I/OI/OI/OI/OA0-A5地址线字线……………………X0X63位控门D0位线…Y1字线Y15字线Y0字线A6-A9地址线

图3.81K×4位存储器二维地址译码示意图数据总线3、I/O电路:处于存储芯片的数据线和被选中的单元之间,不同存储芯片的I/O电路具体形式可能不同,但功能类似.4、控制电路:用于控制芯片的操作,如读写控制、片选控制、输出控制等(一般表示为R/W或WE、CS或CE、OE).

以上四部分封装在一起成为一片SRAM.第三章存储系统

存储器概述主存储器的基本构造和操作

主存储器组织

高速缓冲存储器Cache

高速存储器半导体存储器芯片虚拟存储器3.3半导体存储器芯片

3.3.1静态RAM芯片(SRAM)举例(2114芯片)

(1)外部引脚功能:采用18脚封装,如下图示:2114(1K×4)181716151413121110123456789VccA7A8A9I/O1I/O2I/O3I/O4WEA6A5A4A3A0A1A2CS地注意：SRAM芯片中引脚的安排.

图3.9SRAM芯片2114引脚图A4A5A6A7A8A9I/O1I/O2I/O3I/O4A0A1A2A3CSWE行选择64×64存储矩阵输入数据控制列I/O电路列选择图3.102114内部结构方块图P76图3.5(2)内部结构3.3.2主存储器与CPU的连接CPUMARMBR主存2k字字长n位

(2k×n)位

k位ABn位DBread一、CPU对内存的访问(对CPU而言)过程1、取：发送地址——通过AB

发送读选通信号——通过CB(read)

取数据到CPU——通过DB

图3.11主存和CPU的硬连接3.3.2主存储器与CPU的连接CPUMARMBR主存2k字字长n位

k位ABn位DBwrite一、CPU对内存的访问(对CPU而言)过程2、存：发送地址——通过AB

发送写选通信号——通过CB(write)

存数据到主存——通过DB

图3.11主存和CPU的硬连接练习:下表给出的各存储器方案中,那些是合理的?那些不合理?对不合理的可以怎样修改?存储器MAR的位数存储器的单元数每个存储单元的位数(存储器数据寄存器MBR)123456101081281024102410241024102481081281610248注意：MAR位数与地址线的根数、存储单元的个数的关系；MBR位数与数据线的根数、存储单元存放的二进制位数的关系。

表3.1练习：设有存储器容量为1MB,字长为32位,若按以下方式编址，请写出地址寄存器、数据寄存器各为多少位？编址范围为多大？(1)按字节编址；(2)按半字编址；(3)按字编址.解:(1)1MB=220×8(bit)MAR位数为20位，MBR位数为8位。编址范围为0～220-1，或00000H～FFFFFH。

(2)1MB=219×16(bit)MAR位数为19位，MBR位数为16位。编址范围为0～219-1，或00000H～7FFFFH。

(3)1MB=218×32(bit)MAR位数为18位，MBR位数为32位。编址范围为0～218-1，或00000H～3FFFFH。总结：通过上面两个练习掌握:(1)MAR位数=地址线的根数=n,存储单元的个数=2n；(2)MBR位数=数据线根数=存储单元存放的二进制位数=m。

例:一个512KB的存储器,其地址线和数据线的总和为().A.17B.19C.27例:某一RAM,其容量为32K×8位,除电源和接地端外,该芯片的最少引出线数目为().A.25B.40C.23

例:某计算机字长32位,容量为256KB,按字编址,寻址范围为().A.128KB.64KC.64KB例:某存储器容量为32K×16位,则().A.地址线为16根,数据线为32根B.地址线为32根,数据线为16根C.地址线为15根,数据线为16根练习：若某存储器存储单元的个数分别为34K，30K，问编址范围分别是多少？

解：(1)34K=32K+2K若从0H分配地址，则：32K存储空间的地址范围：0000H～7FFFH2K存储空间的地址范围：0000H～07FFH则34K存储空间的编址范围为：0000H～87FFH…………0000H0001H7FFFH8000H87FFH32K2K练习：若某存储器存储单元的个数分别为34K，30K，问编址范围分别是多少？

解：(2)30K=32K-2K若从0H分配地址，则：32K存储空间的地址范围：0000H～7FFFH其中后2K存储空间的地址范围：7800H～7FFFH则30K存储空间的编址范围为：0000H～77FFH…………0000H0001H77FFH7800H7FFFH32K2K二、存储器的容量扩展1、位扩展：进行位数的扩充(存储单元个数不变,加大字长)例:使用16K×1的存储器芯片组成16K×8位的存储器解:(1)芯片数与存储空间分配芯片数=8/1=8(片)

存储空间分配16K×116K×116K×116K×116K×116K×116K×116K×1(2)地址分配与片选逻辑形成(存储器容量扩展的关键)

写出各芯片或各组芯片地地址范围

地址分配:8片(16K×1)均为如下地址范围:起始地址00000000000000(0000H)

末地址11111111111111(3FFFH)

根据地址分配列出芯片的片选逻辑片选逻辑:8片存储器芯片的片选输入端(CS)直接接地(3)存储器与CPU的连接

芯片级存储器逻辑图应表示出:

所用存储芯片

各芯片的地址线、数据线

片选逻辑(CS)

读/写控制R/W和存储器访问线MREQ

(4)注意:

地址线、数据线的数量和方向选片地址通过译码后产生存储器的片选信号.当各芯片容量相同时,地址范围规整,可选用现成译码器;否则,可选用适当门电路.例：16K×1位芯片扩展为16K×8位的存储器CSWEI/OA0A13CSWEI/OA0A13CSWEI/OA0A13CSWEI/OA0A13CSWEI/OA0A13CSWEI/OA0A13CSWEI/OA0A13CSWEI/OA0A13CSA0A13位扩展连接方式：将多片存储芯片的地址、片选、读写控制端并联,数据端单独引出.WECPUA0A13….….WED0D7

2.字扩展法:进行字向扩充(增加存储单元个数，而每个存储单元位数不变)例:用16K×8位的芯片组成64K×8位的存储器.解:(1)芯片数与存储空间分配

芯片数=64K/16K=4(片)

存储空间分配:

16K×8位16K×8位16K×8位16K×8位解:(2)地址分配与片选逻辑表3.2地址空间分配表地址片号片外A15A14片内A13A12A11…A1A0

说明123400001011000…00111…11000…00111…11000…00111…11000…00111…11

最低地址最高地址

10

110101片选逻辑:当各芯片容量相同时，地址范围规整，可选用现成译码器选用2:4译码器

(3)存储器与CPU的连接(由16K×8位扩充成64K×8位的存储器)CSWEI/OA0A13CSWEI/OA0A13CSWEI/OA0A13CSWEI/OA0A13WEA0-A132:4译码器A14A15mK→nk，需n/m组芯片，每组一片CPUA15A14A13..A0WED0—D7注意：在进行字扩展时,通常将CPU发出的地址线的高若干位送入地址译码器,用作选片之用;低若干位与存储器芯片的地址线对应位连在一起.3.字位同时扩展法:一个存储器的容量为M×N位,若使用l×k位的芯片(l<M,K<N),需要在字向和位向同时进行扩展.此时共需(M/l)×(N/k)个存储器芯片.例：现有一CPU如图所示,要求为其扩充2KB主存,存储器采用2114芯片,主存从000H地址开始.试画出CPU和主存的连线图(可根据设计需要增加译码器、逻辑电路等).CPUA10…A0WED7…D0A0A1…A92114I/O1I/O2I/O3I/O4CSWE解：字、位扩展，确定芯片数芯片数=(要求组成主存容量)/(芯片容量)芯片数=(2K×8）(1K×4)=4(片)

组内位扩展一组的芯片数=(主存数据位数)/(芯片位数)

每组芯片数=8/4=2(片)

组间字扩展组数=主存字数/芯片字数

=(总芯片数)/(一组芯片数)组数=4(片)/2(片)=2(组)存储空间分配1K×41K×41K×4

(2)地址分配与片选逻辑第一组起始地址00000000000末地址01111111111第二组起始地址10000000000末地址

11111111111片选逻辑:用地址线的低10位(A0—A9)直接接到芯片地址输入端,然后用地址的高一位A10作为第一和第二组的片选信号,由此,可得到如下的逻辑式:

第一组:CS1=A10

第二组:CS2=A101K×4CPUA10CSCSCSCSA9--A0A9--A0A9--A0A9--A0A9--A0D3--D0D7–D4I/O0-I/O3I/O0-I/O3I/O0-I/O3I/O0-I/O3WEWEWEWEWE(3)与CPU的连接1组1组2组2组例(2009)：某计算机主存容量为64KB，其中ROM区为4KB，其余为RAM区，按照字节编址，现在要用2K×8位的ROM芯片和4K×4位的RAM芯片设计该存储器，则需要上述规格的ROM芯片数和RAM芯片数分别是A1、15B2、15C1、30D2、30例(2011):某计算机存储器按照字节编址，主存地址空间大小为64MB，现用4M×8位的芯片组成32MB的主存储器，则存贮器地址寄存器MAR的位数至少是多少位？(1)22位(2)23位(3)25位(4)26位例(2010)：假定用若干个2K×4位芯片组成8K×8位存储器，则0B1FH所在的芯片的最小地址是：(A)0000H(B)0600H(C)0700H(D)0800H例:某半导体存储器总容量为4K×8位.其中固化区2K字节,选用EPROM芯片2716(2K×8位);工作区2K字节,选用SRAM芯片2114(1K×4位).地址总线A15-A0(低),双向数据总线D7-D0(低).试画出存储器芯片连接示意图。主存地址空间分配如下:0H-07FFH为系统程序区,由ROM组成;0800H-0FFFH为用户程序区,由RAM组成.解:(1)芯片选取与存储空间分配原则2K×81K×41K×41K×41K×40000…07FF0800..0BFF0C00..0FFF

(2)地址分配与片选逻辑

2KROM区起始地址:000000000000

末地址:0111111111112KRAM第一组始地址:100000000000

末地址:1011111111112KRAM第二组始地址:110000000000

末地址:111111111111A11A102K1K1K片选逻辑的设计:当A11=0时选中EPROM芯片,故其片选逻辑为:CS0=A11当A11=1,A10=0时,选中第一组2114芯片,

故其片选逻辑为:CS1=A11A10当A11=1,A10=1时,选中第二组2114芯片,

故其片选逻辑为:CS2=A11A1027162114211421142114D7-D4D3-D0R/WABA11CS0A10-A0CS1A9-A0CS2A9-A0A11A10A11A10图3.12存储器逻辑图注意：A15-A12直接接地练习题1(1998年东北大学《计算机组成原理》考研题)CPU有16条地址线和8条数据线.由该CPU组成的计算机从0地址开始已有40KB内存.现要在40K地址空间之后再增加8KB的RAM(地址连续).如用4K×8的SRAM芯片来扩充.芯片的CS为低电平有效,数据线和地址线为高电平有效,所有控制信号为低电平有效.试设计CPU与8KRAM的连接图,使其满足上述要求.(根据题意自己设计所需的CPU和RAM的引线,自己选择所需门电路)练习2(东大2001年考研题)

设有一个12位地址线和8位字长的存储器,问:(1)该存储器存储多少字节的信息?(2)若采用2114芯片(1K×4位),需要多少芯片,分多少组?(3)设某微机的最大寻址能力为64KB,与上述存储器连接,且存储器起始地址为3000H,写出每组芯片的地址范围.(4)若选用74LS138译码器作为片选译码电路,根据3的要求,试画出CPU与译码器及主存的连线图(只考虑AB,DB及CS,不考虑其他控制)(5)如果运行时发现不论往哪片RAM存放1K数据,以3800H为起始地址的存储芯片都有与之相同的数据,分析故障原因.练习3(东大2003年考研题)

现有一CPU如图所示,要求为其扩充2KB主存,存储器采用2114芯片,主存从6000H地址开始.试画出CPU和主存的连线图(可根据设计需要增加译码器、逻辑电路等)CPUA15…A0M/IOWED7…D0A0A1…A92114I/O1I/O2I/O3I/O4CSWE解