计算机接口技术

沈阳建筑大学信息与控制工程学院

马斌计算机接口技术

第6章串行接口电路设计

目前,常用的时钟芯片分为并行接口和串行接口两大类.并行时钟芯片数据传送速率较快,连线多,不利于缩小产品体积,且占用较多的CPU端口资源.串行时钟芯片只需占用CPU的2～3条I/O口线,可大大减小产品体积。

主要有：DALLAS公司的DS1302，DS1307,HOLTEK公司的HT1380和S-35180A。6.3串行时钟电路设计第6章串行接口电路设计

6.3串行时钟电路设计6.3.1串行时钟芯片DS13026.3.2串行时钟芯片DS13076.3.3串行时钟芯片HT1380

6.3.4串行时钟芯片S-35180A第6章串行接口电路设计

DS1302是DALLAS公司推出的涓流充电时钟芯片内含有一个实时时钟/日历和31字节静态RAM,通过简单的串行接口与单片机进行通信。实时时钟/日历电路提供秒,分,时,日,日期,月,年的信息。每月的天数和闰年的天数可自动调整，时钟操作可通过AM/PM指示决定采用24或12小时格式，DS1302与单片机之间能简单地采用同步串行的方式进行通信，仅需用到三个口线：RES复位、/O数据线、SCLK串行时钟。时钟/RAM的读/写数据以一个字节或多达31个字节的字符组方式通信。DS1302工作时功耗很低，保持数据和时钟信息时功率小于1mW。6.3.1串行时钟芯片DS1302第6章串行接口电路设计

DS1302是由DS1202改进而来，增加了以下的特性：双电源管脚用于主电源和备份电源供应。Vcc1为可编程涓流充电电源附加七个字节存储器。其主要的性能指标如下：6.3.1串行时钟芯片DS13021.实时时钟具有能计算秒分时日星期月年及闰年调整的能力。2.31*8位暂存数据存储RAM。3.串行I/O口方式使得管脚数量最少，简单3线接口。4.宽范围工作电压2.0-5.5V，5.工作电流:2.0V时,小于300nA6.读/写时钟或RAM数据时,有单字节传送和多字节传送方式。7.8脚DIP封装或可选的8脚SOIC封装8.与TTL兼容Vcc=5V9.可选工业级温度范围:-40℃～+85℃。第6章串行接口电路设计

DS1302的管脚排列及描述如下所示：X1，X2——32.768KHz晶振管脚RST——复位脚I/O——数据输入/输出引脚SCLK——串行时钟Vcc1,Vcc2——电源供电管脚GND——地6.3.1串行时钟芯片DS1302

RST输入有两种功能：(1)RST接通控制逻辑，允许地址/命令序列送入移位寄存器;(2)RST提供了终止单字节或多字节数据的传送手段。当RST为高电平时，允许对DS1302进行操作。上电运行时，在Vcc≥2.5V之前，RST必须保持低电平。只有在SCLK为低电平时，才能将RST置为高电平。I/O为串行数据输入输出端（双向）。第6章串行接口电路设计

CH:时钟停止位

寄存器的第7位:12/24小时标志

CH=0振荡器工作允许

bit7=1,12小时模式

CH=1振荡器停止

bit7=0,24小时模式WP:写保护位

寄存器的第5位:AM/PM定义

WP=0寄存器数据能够写入

AP=1下午模式

WP=1寄存器数据不能写入

AP=0上午模式TCS:涓流充电选择

DS:二极管选择位

TCS=1010使能涓流充电

DS=01选择一个二极管

TCS=其它

禁止涓流充电

DS=10选择两个二极管DS=00或11,即使TCS=1010,充电功能也被禁止6.3.1串行时钟芯片DS1302

DS1302内部寄存器第6章串行接口电路设计

DS1302的时钟寄存器：6.3.1串行时钟芯片DS1302第6章串行接口电路设计

DS1302的时钟寄存器：6.3.1串行时钟芯片DS1302第6章串行接口电路设计

DS1302的数据寄存器：6.3.1串行时钟芯片DS1302第6章串行接口电路设计

DS1302应用电路原理图：6.3.1串行时钟芯片DS130289C2051

GNDVCCP1.0P1.1P1.2

第6章串行接口电路设计

DS1307是I2C总线接口的日历时钟芯片,片内有8个特殊寄存器和56B的SRAM,是一种低功耗、BCD码的8引脚实时时钟芯片。

DS1307的主要技术性能如下:

具有秒、分、时、日、星期、月、年的计数功能,

并具有12小时制和24小时制计数模式,可自动调整每月天数及闰年;

具有自动掉电保护和上电复位功能;

可输出不同频率的方波信号。6.3.2串行时钟芯片DS1307第6章串行接口电路设计

(1)DS1307的引脚排列图如图所示。6.3.2串行时钟芯片DS1307

X1,X2:321768kHz的晶振输入端;VBAT:+3V电池电源输入;

VCC:+5V电源;SQW/OUT:方波信号输出端。

SCL:时钟线;SDA:数据线;第6章串行接口电路设计

(2)DS1307的特殊寄存器地址分配

DS1307内部有8个特殊寄存器即00H～07H单元,其中00H～06H分别为秒～年时间计数寄存器,07H为控制寄存器。6.3.2串行时钟芯片DS1307秒分时星期日月年第6章串行接口电路设计

控制寄存器07H单元用于控制产生不同频率的方波信号。6.3.2串行时钟芯片DS1307其中:OUT为控制位,SQWE是使能位。当SQWE=0时,如果OUT=0,则SQW/OUT引脚输出低电平,如果OUT=1,则SQW/OUT引脚输出为高电平。当SQWE=1时,由RS1,RS0决定引脚SQW/OUT输出不同频率的方波信号。RS1,RS0与输出频率的关系如下表所示。第6章串行接口电路设计

(3)DS1307的工作时序

DS1307通过双向数据线SDA和时钟SCL与外界进行数据交换,其时序关系如图所示。6.3.2串行时钟芯片DS1307

写操作:把SDA数据线上的数据按RAM指定的首地址依次写入N个字节数据,其格式为:第6章串行接口电路设计

(3)DS1307的工作时序6.3.2串行时钟芯片DS1307

读操作:按RAM指定的首地址依次读出N个字节数据,其格式为:其中:S为起始信号,1101000为DS1307的口地址,A应答信号,Aa非应答信号,P停止信号。a第6章串行接口电路设计

时钟系统的硬件设计6.3.2串行时钟芯片DS1307该系统由89C51单片机、时钟芯片DS1307,RS485接口电路及显示电路组成。主要原理框图如图所示。第6章串行接口电路设计

时钟系统的硬件设计6.3.2串行时钟芯片DS1307

单片机部分：利用89C51的P1.6,P1.7来模拟I2C总线的时钟线(SCL)和数据线(SDA)对时钟芯片DS1307的时钟数据进行读写操作,并把读来的数据送数码管显示。利用P3.0,P3.1实现串行输入输出,用P1.5来控制PC输出数据对显示时间的影响,当P1.5=1时才允许显示传送,利用89C51的外部中断INT0对按键调整时间进行中断控制。

DS1307部分：通过DS1307的SDA,SCL时钟芯片的00H～06H单元的秒、分、时、星期、日、月和年送到数码管显示。

DS1307的写地址为11010000B,读地址为11010001B。第6章串行接口电路设计

时钟系统的软件设计6.3.2串行时钟芯片DS1307

(1)89C51对DS1307数据读、写操作该程序是整个时钟电路的核心部分。利用单片机的P1.6,P1.7I/O口,根据DS1307的数据传输格式用软件实现数据的读写操作;下面给出对DS1307进行写操作的部分参考子程序。发送起始位子程序SAT:STA: SETB P1.7; SETB P1.6; CLR P1.7; CLR P1.6; RET发送停止位子程序STOP:STOP: CLRP1.7; SETBP1.6; SETBP1.7; CLRP1.6; RET第6章串行接口电路设计

时钟系统的软件设计6.3.2串行时钟芯片DS1307

(1)89C51对DS1307数据读、写操作发送一个字节数据子程序WRBYT:WRBYT:MOV

R0,#08H;WLP:

RLC

A;

JC

WR1;WR0:

CLR

P1.7;

SETB

P1.6;

CLR

P1.6;

AJMP

WLP1WR1:

SETB

P1.7 SETB P1.6 CLR P1.6 CLR P1.7WLP1: DJNZ R0,WLP RET发送应答信号子程序MACK:MACK:

CLR

P1.7;

SETB

P1.6;

CLR

P1.7;

SETB

P1.6;

RET发送非应答信号子程序MNACK:MNACK:SETB

P1.7;

SETB

P1.6;

CLR

P1.7;

CLR

P1.6;

RET第6章串行接口电路设计

时钟系统的软件设计6.3.2串行时钟芯片DS1307

(3)单键时间调整软件功能为节省单片机资源用单键方式实现时间的调整,即利用89C51的中断0实现中断。当有键按下时,首先由秒显示闪烁,表示可以对秒进行调整,闪烁一定时间(如5s),在此时间内如接收不到调整信号,则自动闪烁下一位,直至年调整为止。利用实时时钟芯片DS1307和单片机89C51设计了一个日历时钟系统,该系统体积小,具有RS485接口,通用性强、调时方便。已在许多智能显示屏中得到成功应用,也可用于实时测控系统。第6章串行接口电路设计

6.3.3串行时钟芯片HT1380

HOLTEK公司研制的HT1380是一种能够提供年、月、日、时、分、秒等时间信息的串行计时器芯片,每月的天数及闰年信息可自动修正。

HT1380采用CMOS工艺,功耗低。该芯片可提供两种工作模式:12小时(用AM/PM标识)和24小时。主要特性:●工作电压:2.0～5.5V;●最大输入串行时钟:VDD=2V时,500kHz,VDD=5V时,2MHz;●工作电流:VDD=2V时小于300nA,VDD=5V时小于1μA;●与TTL电平兼容(VDD=5V时)；●串行I/O传送命令和数据;●两种数据传送模式:单字节模式和多字模式;●以BCD码存储数据。第6章串行接口电路设计

6.3.3串行时钟芯片HT1380

HT1380采用双列直插8脚封装,引脚排列如图所示,各引脚功能参见表。第6章串行接口电路设计

6.3.3串行时钟芯片HT1380

HT1380芯片的内部结构如图所示,由下述四部分构成:●数据移位寄存器和寄存器阵列:

前者用于和外部串行通信以及实现串/并和并/串变换;后者用于寄存时间和日期等信息;●命令控制逻辑:用于对地址/命令字节的解释,以控制对时钟寄存器的读操作、写操作或写保护,控制芯片的工作状态;●实时时钟:

产生供微处理器可随时读取的年、月、日、时、分、秒等时间信息,并自动修正闰年和闰月;●振荡分频电路:与外部晶振共同构成时第6章串行接口电路设计

6.3.3串行时钟芯片HT1380

命令字每次数据的传送,都要有一个命令字指明对哪一个寄存器进行何种操作(读、写或测试)以及采用何种传送模式(单字节模式或多字节模式)。命令字结构如表所列。第6章串行接口电路设计

6.3.3串行时钟芯片HT1380

寄存器的地址分配和数据格式如表所示。第6章串行接口电路设计

6.3.3串行时钟芯片HT1380

时钟停止位：存放秒的寄存器的第7位被定义为时钟停止位(CH),当停止位被置为逻辑1时,时钟振荡器停止工作,并且HT1380进入低功耗停机状态;被置为逻辑0时,时钟开始工作。写保护寄存器：只有写保护寄存器的最高位(WP)为逻辑0时,数据才能写入相应的寄存器。可以用命令字8EH或8FH对其进行修改,但在多字节模式时它不能被改写。复位与时钟控制：RST引脚用于激活HT1380。当RST输入端为高电平时,片内控制逻辑开始工作。当数据传送结束后,RST应置为低电平。在数据写入时,只有当SCLK为下降沿时数据有效;在数据读出时,只有当SCLK为上升沿时数据有效。

当RST输入端为低电平时,终止传送所有的数据,I/O引脚保持高阻态。第6章串行接口电路设计

6.3.3串行时钟芯片HT1380

多字节数据操作：当命令字为BEH或BFH时,HT1380被设置为多字节模式。在这种模式下,8个时钟/日历寄存器可以从寄存器0的位0开始一次完成连续读或写操作,工作波形见图。 单字节数据操作的波形图：第6章串行接口电路设计

6.3.3串行时钟芯片HT1380

HT1380极限参数:●电源电压:-0.3～5.5V;●输入电压:VSS-0.3V～VDD+0.3V;●工作温度:0～70℃。●贮藏温度:-50～125℃;HT1380时序:第6章串行接口电路设计

6.3.4串行时钟芯片S-35180A

S-35180A是一种可以在超低消耗电流、宽工作电压范围内工作的3线式CMOS实时时钟芯片。该芯片可适用于从主电源电压开始到备用电源电压驱动为止的宽幅度的电源电压,可以在很宽的范围内校正石英晶振的频率偏差,同时能以最小分解能力为10-6来进行校正。 实时时钟芯片S-35180A的特性及相关参数为:

低消耗电流0.25μA典型值(VDD=3.0V,Ta=25℃);

宽工作电压范围为1.3V～5.5V;

最低计时工作电压1.1V;

内置时钟调整功能;内置用户自由寄存器;3线(微型线路)方式的CPU界面;内置报警中断器;内置稳压电路;内置32kHz石英振荡电路(Cd内置,Cg外接);内置电源切断以及电源接通时的标记生成电路;内置到2099年为止的自动日历、润年自动运算功能。第6章串行接口电路设计

6.3.4串行时钟芯片S-35180A

S-35180A的结构

S-35180A的内部结构功能框图,主要由电源(电源切换电路、电池、稳压电路)、实时钟控制电路、实时钟寄存器、状态寄存器、串行输出接口及定时中断等部分组成。第6章串行接口电路设计

6.3.4串行时钟芯片S-35180A