数字集成电路设计 第三讲

数字集成电路设计第三讲：CMOS集成电路的物理结构与制造工艺今天的话题集成电路里面的“工艺层级”概念MOSFET电路的物理结构CMOS电路的层级与物理结构FET阵列设计CMOS集成电路的制造3DesignAbstractionLevelsn+n+SGD+DEVICECIRCUITGATEMODULESYSTEM0.35微米工艺、22nm工艺、16nm工艺，这些长度单位指的是什么？课前问题FabricationandLayoutSlide5今天的课程简介集成电路:很多个晶体管在一个芯片上.VeryLargeScaleIntegration(VLSI):非常多的晶体管MetalOxideSemiconductor(MOS)晶体管快速,低成本,低功率的晶体管CMOS（互补型）:n-与p-type的互补今天的工作：教会每个人做一个CMOS集成电路！基本的CMOS逻辑门电路的物理实现晶体管的物理设计与工艺实现剩下的课程：如何做一个好的集成电路今天的话题集成电路里面的“材料层级”概念集成电路的物理结构1.互连线与互连线延迟2.MOSFET的物理结构CMOS电路的层级与物理结构FET阵列设计CMOS集成电路的制造不同材料层级的多层叠加集成电路里的材料层级物理设计:硅集成电路可以看成是一组形成图形的材料（工艺）层级的复杂集合体。金属Metal(铜或者铝）绝缘体Insulator(二氧化硅即石英玻璃）半导体Semiconductor（硅元素)最简单的例子：两层材料层分层实现！！！Figure3.1Twoseparatemateriallayers三维结构与表现形式Figure3.2Layersafterthestackingprocessiscompleted两根导线：顶视图与侧视图对结构的表现侧视图显示工艺层级结构绝缘层将两个金属层分开，形成电气差异顶视图表示电路图形(Pattern)(a)Sideview(b)Topview三维结构与表现形式Figure3.3Additionofanotherinsulatorandasecondmetallayer增加一根不相连的导线1.覆盖一层绝缘层2.化学机械平坦化（英语：Chemical-MechanicalPlanarization,CMP）3.增加金属层M2增加一层金属层M2：顶视图不显示绝缘体，但是M1/M2不相连！叠放顺序不由电路设计者决定，由制造工艺决定(a)Sideview(b)Topview今天的话题集成电路里面的“材料层级”概念集成电路的物理结构1.互连线与互连线延迟2.MOSFET的物理结构CMOS电路的层级与物理结构FET阵列设计CMOS集成电路的制造从最简单的讲起：互连线的电阻与电容从线电阻到互连线延迟逻辑门之间通过图形（Pattern）化的金属线实现互连。互联线（Interconnect)不可能是理想的信号传递受到金属材料物理性质与尺寸的直接影响欧姆定律线电阻Rline:不可避免的寄生（parasitic）电气特性希望线电阻约小越好Figure3.4Symbolforalinearresistor(3.1)从最简单的讲起：互连线的电阻与电容线电阻Rline的大小ConductivityCrosssectionalareaAFigure3.5Geometryofaconductingline(3.2)(3.3)(3.5)(3.4)(:conductivity导电率)(:resistivity电阻率)(电阻率、线长、截面积)薄层电阻模型在这个公式里哪些元素是工艺决定的？金属层厚度t和导电率当l=w(3.6)(a)Top-viewgeometryConductivityCrosssectionalareaA薄层电阻模型n个薄层电阻Rs

Figure3.6Top-viewgeometryofapatternedline(a)Top-viewgeometry(b)Sheetresistancecontributions互连线电容互连线同时也具有电容性电容存在于任意两个被“电气”分开的导体之间二氧化硅绝缘层分开了连接线层与半导体衬底层回忆一下平板电容的结构(3.13)Figure3.8GeometryforcalculatingthelinecapacitanceFigure3.7Circuitsymbolforacapacitor互连线时间延迟互连线寄生电阻Rline

[Ω]和电容

Cline[F]时间常数电路延迟互连线时间延迟互连线延迟的具体体现计算互连线延迟与薄层电阻Rs带来的互连线延迟0到1变化滞后一个VLSI高速工艺很多都是围绕降低互连线延迟来进行改进的在高速VLSI芯片设计里将有更详细的介绍Figure3.9Timedelayduetotheinterconnecttimeconstant(b)Circuitmodel今天的话题集成电路里面的“材料层级”概念集成电路的物理结构1.互连线与互连线延迟2.MOSFET的物理结构CMOS电路的层级与物理结构FET阵列设计CMOS集成电路的制造MOSFETs上一章我们讲了MOSFET与理想开关的逻辑关系这一章，我们讲其在物理层面如何实现MOSFETsFigure3.11SimplifiedoperationalviewofannFET栅极上的外加电压VG用来建立一条导电通路，使电流在晶体管的漏极与源极之间流动(a)Openswitch(b)ClosedSwitchMOSFET物理结构MOSFET的物理结构栅层（金属层）栅氧层（二氧化硅绝缘层）漏、源衬底层这张图必考！最为重要的参数在沟道上L为（工艺）沟道长度！W沟道宽度、L沟道长度基本单位为厘米MOSFET物理结构(W/L)宽长比是VLSI设计中最为重要的参数左上图为以后电学分析最为常见的图型顶视图FabricationandLayoutSlide24从硅的分子结构到导电率晶体管在硅基上制作硅为元素周期表里第四主族元素晶体式如图所示半导体！FabricationandLayoutSlide25掺杂纯净的硅缺少自由电子，导电性很差增加掺杂剂（杂质原子）可增加其电子或空穴数，增加其导电性增加第五组族元素:增加自由电子数(n-type)（施主Donar）增加第三组族元素:增加自由空穴数

(p-type)（受主Acceptor）MOSFET在硅上实现硅是研究的最为充分的元素纯净的硅为本征半导体intrinsic（本质的，固有的）semiconductor(3.16)(原子密度cm-3)(本征载流子密度)MOSFET在硅上实现:N-type(3.18)(3.19)(3.20)(质量作用定律，决定电子和空穴的数量)(n-type施主donar电子密度，n>>p电子为多子)(n-type空穴密度，空穴为少子)Figure3.14Creationofelectron-holepairsinsilicon掺杂可以极大的改变电子、空穴密度N-type:加入砷或者磷可以认为施主掺杂密度就是其电子密度P-type掺杂P-type:掺杂硼原子，存在更多的空穴(3.24)(受主acceptor空穴为多子p>>n，通过质量作用定律计算少子的数量)课堂作业对纯净的硅进行掺杂后，其电子密度为5*1018

cm-31)该材料是n型还是p型材料？2)该材料多子为电子还是空穴？3）该材料中电子与空穴的密度比例为多少？电子与空穴的迁移率与样品导电率(3.25)(导电率，q为基本电荷单位，数值为1.602*10-19)(3.27)(3.28)(n-type,忽略空穴带来的导电率影响，nn

>>pn)(p-type,忽略电子带来的导电率影响，pp

>>np)(3.26)(本征硅载流子迁移率cm2/Vsec)二阶效应：迁移率随着掺杂的增加而降低MOSFET导通电阻RDS(on)重要参数之一一部分由源漏极电阻率决定电阻率值越小越好普遍在1-10ohmcm源、漏极电阻率指标与导通电阻一个p型硅掺杂样品，空穴密度为pp=1015cm-3迁移率cm2/(Vs)计算其导电率和电阻率？如果该p型掺杂区的长度为350nm，那么该p型样品的线性阻值为多少？例子PN结在实际CMOS工艺中，多种掺杂浓度只要出现Nd

>Na，就可以认为是N型区只要出现Na>Nd，就可以认为是N型区P-N结整流特性是晶体管运行的基础Figure3.15Formationandcharacteristicsofapnjunction(a)Apnjunction(b)Forwardcurrent(c)Reverseblocking(3.35)(3.36)nFET与pFET掺杂与重掺杂nFET:在衬底上进行p掺杂，在源漏极上进行n+重掺杂pFET:在衬底上进行p掺杂，衬底之上n阱掺杂，再在源漏极上进行p+重掺杂P-N结整流特性控制电流流向Figure3.16nFETandpFETlayers(a)nFETcross-section(b)pFETcross-section栅极电容CGFigure3.17Aparallel-platecapacitorFigure3.18Thegatecapacitanceinann-channelMOSFET栅极以下的导电层是如何形成的？+Q与-Q栅极电容CG(3.39)(3.40)(3.41)(3.42)电容计算公式(栅氧化层电容“密度”，注意这个是单位面积的电容)(总栅电容)(二氧化硅介电常数，3.9倍真空)栅极电容以二氧化硅为材料的栅氧化层厚度为5nm，真空介电常数为，二氧化硅的介电常数为真空介电常数的3.9倍。假定FET的栅极面积为W*L0.35um*0.7um，则栅电容为多大？例子NMOS电流流动(3.47)(channelcharge)Figure3.19ControllingcurrentflowinannFET(a)Zerogatevoltage(b)PositivegatevoltageNMOS电流流动(沟道电流)(渡越时间transittime)(3.50)(3.53)(代入公式3.47)(基于电子迁移率的带电粒子移动速度)(电场强度可由源漏电压和沟道长度决定)沟道导通电阻沟道等效导通电阻在这里可以把沟道导通电阻视为线性但是本质上为明显的非线性器件，在本课程中不进一步介绍。(3.54)(3.55)(器件互导devicetransconductanceA/V2)nFET断开:R∞nFET闭合:RRn沟道导通电阻沟道等效导通电阻高度简化模型(3.56)(3.57)栅极电容所带来的两个问题1.信号延迟2.开关损耗今天的话题集成电路里面的“材料层级”概念集成电路的物理结构1.互连线与互连线延迟2.MOSFET的物理结构CMOS电路的层级与物理结构FET阵列设计CMOS集成电路的制造CMOSN阱

工艺工艺实现步骤

p-衬底

n-阱n+(nFET漏源)p+(pFET漏源)

栅氧化层

多晶硅栅场氧区FOXFigure3.23MOSFETlayersinann-wellprocessFabrication工艺图与布线图布线图与工艺图（顶视图与侧视图）Fabrication工艺步骤现代工艺中多层叠加（5层以上）已经很常见多层工艺图Figure3.25MetalinterconnectlayersFigure3.26Interconnectlayoutexample今天的话题集成电路里面的“材料层级”概念集成电路的物理结构1.互连线与互连线延迟2.MOSFET的物理结构CMOS电路的层级与物理结构FET阵列设计CMOS集成电路的制造CMOS开关电路网络(1/2)如何画出两个串联的nFET(a)Schematic(b)Surfacepattern(c)SideviewCMOS开关电路网络(2/2)三个串联的NFET与电气连接Figure3.28Threeseries-connectednFETs(a)Schematic(b)Surfacepattern并联NFET的不同连接方式Figure3.30AlternatelayoutstrategyforparallelFETs(a)Schematic(b)SurfacepatternFigure3.29Parallel-connectedFETpatterning(a)Schematic(b)Surfacepattern基本门级电路设计电源和地用金属线层布线N+和P+区用同样的填充图案表示，不同的是pFET嵌在n阱的边界内金属和n+或p+处于不同的结构层从金属到n+或p+都需要有接触孔基本门级电路设计另一种实现形式2：1多路选择器在不考虑图形的实际尺寸时，不同的版图布局没有差别CMOS可以用不同版图布实现NAND2门的版图实现Figure3.36NAND2gatedesignNOR2门的版图实现Figure3.37NOR2gatedesignNOR2与NAND2的对称性Figure3.38NAND2-NOR2layoutcomparisonNOR3与NAND3连接线的对称性Figure3.39Layoutfor3-inputgates(a)NOR3(b)NAND3复合逻辑实现复杂逻辑的初步尝试今天的话题集成电路里面的“材料层级”概念集成电路的物理结构1.互连线与互连线延迟2.MOSFET的物理结构CMOS电路的层级与物理结构FET阵列设计CMOS集成电路的制造FabricationandLayoutSlide59CMOS集成电路的制造:FabricationCMOS器件由硅片制作而成光刻Lithography类似于打印过程每一步均通过沉积deposition或者

刻蚀etch在硅片表明进行操作通过顶视图和侧视图“观察”表面的变化FabricationandLayoutSlide60反相器的侧视图nMOS晶体管使用p-type衬底需要n阱实现pMOS有多种替代实现方式:SOI,twin-tub,etc.FabricationandLayoutSlide61反相器顶视图数层结构如何实现？多层Masks掩模！FabricationandLayoutSlide626个掩模层6层掩模N阱栅极材料Polysilicon掺杂n+diffusion掺杂p+diffusion连接点Contact连接线MetalFabricationandLayoutSlide63Fabrication的步骤研磨完美的硅片晶圆由下往上构建整个反相器第一大步建立n阱FabricationandLayoutSlide64氧化在硅的表面生成一层二氧化硅绝缘层方法：在900–1200C的高温氧化炉里将硅片与H2O或者O2

混合，视需求而定，持续高温约30-60分钟，待其表面氧化FabricationandLayoutSlide65光阻隔材料（光刻胶）Photoresist旋转硅片法涂抹光刻胶photoresistPhotoresist是一种光敏有机聚合物遇到光会变软FabricationandLayoutSlide66第一次光刻Lithographyn-阱掩模分正光刻胶与逆光刻胶（阳刻阴刻）FabricationandLayoutSlide67刻蚀EtchHF氢氟酸！又称化骨水，却化不了光刻胶！把SiO2氧化层洗掉FabricationandLayoutSlide68去除光刻胶去除剩余的光刻胶食人鱼洗液（PiranhaSolution)一般是将浓硫酸（95%-98%）与浓过氧化氢溶液（~30%）按照体积比3:1（也有其他比例）混合的洗液FabricationandLayoutSlide69N阱N阱使用扩散法diffusion或离子注入ionimplantation扩散法Diffusion置于加热炉中放入砷气arsenicgas等待砷原子Asatoms扩散进入硅基离子注入IonImplantation用电离加速器将砷原子流打入硅基会被二氧化硅阻隔，却可以进入纯硅表面FabricationandLayoutSlide70去除氧化层用氢氟酸去除SiO2变为带有n阱的硅片，其余部分进行部分修复，使表面平滑Fabrica