第五章触发器

第五章触发器基本要求F几种常用触发器——基本RS触发器，同步RS触发器，主从RS触发器，主从JK触发器边沿触发器……原理、电路组成、特点触发器逻辑功能及其描述触发器逻辑功能的转换1触发器能存放一位二进制数或码的最简单的时序电路,是时序逻辑电路的基本单位。 必须具有以下功能1.有两个能够保持的稳定状态，分别用来表示逻辑0和逻辑1；2.在适当输入信号作用下，可从一种状态翻转到另一种状态；3.在输入信号取消后，能将获得的新状态保存下来。时序逻辑电路在某一时刻电路的输出信号不仅与当时的输入信号有关而且和电路原来的状态有关。时序逻辑电路中必须含有存储电路，以记录以前的状态。2二、触发器的分类1、按电路结构分2、按功能分RSJKDTT'FFFFFF三、逻辑功能描述方法1、真值表(功能表)2、特性方程3、波形图(时序图)与组合逻电路不同点：变量中含电路的现态QnF基本RS同步RS主从边沿FFF描述电路的次态Qn+1与现态Qn及输入之间的关系式例如：基本RS触发器在输入改变时就触发翻转；同步触发器只在时钟CP信号处于有效电平状态才触发；主从触发器分两步触发；边沿触发器只在时钟信号的跳变瞬间发生触发翻转。例：JK触发器根据J、K输入置0或置1；T触发器每个时钟到来时翻转一次.3§1、触发器的基本电路当I1有低电平输入时，Y有相应的输出：I2=1,I1=0Y=1当I1输入变成1时，输出Y也相应变化，不能存储。I1YI2加入一个反馈如图，I2不加外部输入而由反馈得到：初始：I1=1,I2=1,Y=0I1Y一旦Y=1I2=0状态就被锁定，I1无论输入0或1,Y保持不变11001101011I1=0 Y=1 I2=0;I1=01;I2=0 Y=1保持不变I1输入的高电平消失之后，输出保持不变，存储了这个状态。4、Q：输出端R：复位端或置0输入端S：置位端或置1输入端、Q＝0：触发器0状态、Q＝1：触发器1状态一、基本RS触发器由两个“与非”门交叉耦合构成的R-S触发器1、电路组成实际需要能保持又可以改变的电路把反馈回路加以控制即可：需要反馈时加反馈保持输出状态；要改变输出时禁止反馈，可以改变输出。I1Y10110SQG1G2R一旦Y=1I2=0状态就被锁定，I1无论输入0或1,Y保持不变52、基本RS触发器逻辑功能分析0110R=0，S=1：此时，若R的负脉冲撤消，即R从0→1，但因Q=0封锁G1所以保持，即Q=0保持→有记忆功能1001R=1，S=0：此时，若S的负脉冲撤消，即S从0→1，但因封锁G2所以Q=1保持→有记忆功能62、基本RS触发器逻辑功能分析(续)11R=1，S=10011R=0，S=0：01→初态0保持不变F设初态→初态1保持不变F互补关系破坏若R、S加的负脉冲同时撤消，由于两个G的tpd不可能完全相同→状态不定。F10101073、基本RS触发器真值表真值表

R

S Qn+1

0 1 0置0 1 0 1置1 1 1 Qn

现态 0 0 不定 4、基本RS触发器的波形图特征方程Qn：原状态或现态Qn+1：新状态或次态SQRQtttt85、基本RS触发器特点i)电路具有记忆功能，即有两个稳态Fii)电路状态的转换依赖于外加触发脉冲iii)动作特点：在RS的全部作用时间内有效→称为直接置0置1iv)有约束条件：R+S=1(不能同时为0)QRS逻辑符号低电平置零，低电平置１逻辑符号上用小圆圈表示96、由或门组成的基本RS触发器真值表

R

S Qn+1

0 1 1置1 1 0 0置0 0 0 Qn

现态 1 1 不定 QRS逻辑符号1RSQG1G21电路组成正脉冲触发10二、同步RS触发器1.电路组成及逻辑符号&&SRQG2G1&&G4G3CPQ4Q3增加一个控制端，在其控制下，触发器的状态随输入变化。输入控制门基本RS触发器CP1S1RC1Q逻辑符号112.同步RS触发器逻辑功能分析FCP=0：G3、G4封锁→Q3=

Q4=1∴基本RS状态保持不变→禁止态R=0，S=0：Qn+1=QnR=0，S=1：Qn+1=1R=1，S=0：Qn+1=0R=1，S=1：不定&&SRQG2G1&&G4G3CPQ4Q3输入控制门基本RS触发器CP=1：G3、G4导通，R，S信号作用于基本RS触发器123.同步RS触发器真值表R=0，S=0：Qn+1=QnR=0，S=1：Qn+1=1R=1，S=0：Qn+1=0R=1，S=1：不定CP=1：CPRSQnQn+10xxxQn1000010011101011011111000110101110不定1111R SQn+1

0 0 Qn0 1 11 0 01 1不定简化真值表Qn不变置1置0CP=1时有效RS不同时为1Qn+1=S134.同步RS触发器特性方程CPRSQnQn+10xxxQn1000010011101011011111000110101110不定11110001111000111100xxRSQnQn+1RS不能同时为1145.同步RS触发器波形图i)状态的改变发生在CP上升沿来到时(前提是CP=1期间R和S不变)ii)在CP=1期间，由R、S和Qn来决定Qn+1和Qn+1的状态iii)Qn+1和Qn+1的波形相反15练习0CP0R0S0Q0Q低电平165.同步RS触发器波形图tOCPtOStORtOQabcdefgha段:CP=0,输出保持；b段:CP=1,触发器接受输入：S=1,R=0Q=1d段:S=0,R=1Q=0e段:CP=0,Q保持c段:S=0,R=0Q不变Q=1f段:CP=1,S=0,R=0Q保持g段:CP=1,S=1,R=0Q=1; S=0,R=0Q=1保持h段:CP=0,Q保持动作特点：在CP＝1的全部时间里，S或R的变化都能引起触发器输出端状态的改变CP=1时，若输入信号多次发生变化，则触发器状态多次发生翻转，因此其抗干扰能力差如S信号有一个小干扰（正脉冲），则Q翻转为1状态，不能保持0状态在CP为1期间出现的多次翻转现象称为空翻，抗干扰性差,是时序电路的一种险象17§2、主从触发器设计一种可以只在时钟(CP)变化时刻翻转的触发器。例如：只在时钟负跳沿(CP:10)翻转的触发器，在CP=1时不翻转，只在CP10时按照此时的RS状态翻转，避免了干扰脉冲影响触发器状态。tOCPtOStORtOQtOQ’同步RS触发器主从触发器181.主从RS触发器SRCPQQQ’Q’G8G7G6G5G3G4G2G1G9主触发器从触发器时钟信号CP使主触发器、从触发器只能有一个处于活动状态。CP=1时：主触发器可以根据S/R输入发生翻转，从触发器保持不变1、电路结构2、工作原理111100保持不变可以翻转19SRCPQQQ’Q’G8G7G6G5G3G4G2G1G9主触发器从触发器CP=0时：主触发器状态保持，从触发器根据主触发器的输出发生一次翻转，由于主触发器保持不变，所以输出也保持。最终的输出在CP10时翻转一次，在CP=0期间不再变化称为下降沿触发001111保持不变可以翻转一次如何使该电路变成上升沿触发？20主从RS触发器的特点：1）有两个同步RS触发器构成，受互补时钟信号控制2）只在时钟信号的跳边沿发生翻转3）输入数据要在时钟正跳变沿之前加入，并保证主触发器能到达稳定状态，CP=1期间数据要保持不变；时钟发生负跳变后也要保持一段时间，保证从触发器达到稳定状态。1S1RCPQQQn Qn1 00 1不定 0 0 1 0 0 1 1 1Qn+1 Qn+1CP 1S 1R3、特性方程21主从RS触发器时序图（波形图）tOCPtOStORtOQ’tOQ22CP=1期间，如果SR输入发生多次变化，则主触发器输出Q’也可能多次翻转，但由于从触发器关闭，所以整个触发器的输出Q保持不变；CP=0期间，输入信号SR发生变化，由于主触发器关闭，所以变化不能被传输到从触发器，整个触发器的输出Q也保持稳定。tOCPtOStORtOQ’tOQ主触发器开从触发器关主触发器关从触发器开防止触发器在一个时钟脉冲之间多次翻转。235.1.3.2主从JK触发器同步RS触发器、主从RS触发器都要求SR=0，即S、R不可同时为1，否则状态变成不可知。最好没有该约束条件。SRQQQ’Q’G8G7G6G5G3G4G2G1G9JKCPG10G111、电路结构——主从RS触发器加两条反馈线将互补输出引回输入端，产生互补的输入信号，避免两个输入同时为1。24Qn Qn1 00 1Qn Qn 0 0 1 0 0 1 1 1Qn+1 Qn+1CP J K仍然是互补的输入。Qn+1=Qn每个时钟脉冲下降沿，Q翻转一次J,K不同时为1时，输出与主从RS触发器相同2.特性方程CPQQQ的频率是CP的1/2称为2分频；25主从JK触发器的波形图（时序图）tOCPtOJtOKtOQ’tOQ265.1.3.3主从触发器的动作特点触发器的翻转分为两步：第一步：CP=1期间,主触发器接受输入并翻转；第二步：CP由10,从触发器根据主触发器的状态翻转注意：从触发器只在CP10时刻发生翻转； 而主触发器在CP=1期间可以多次翻转。所以，触发器的状态和CP=1期间的所有输入有关，而不是仅仅与下降沿时刻的输入有关。主从RS触发器:在CP的上升沿和下降沿，R=S=0，Q应该保持不变。但是由于CP=1期间的输入发生变化，Q在CP下降沿发生翻转。CPSRQ’Q27主从JK触发器的“一次变化”问题：(P195例5.2.2)由于JK触发器输入还受Q,Q的控制，所以在CP=1期间，JK虽然可以多次变化，但主触发器输出Q’只能有一次变化的机会，一旦翻转就不能返回。CPJKRQSQ’ABCA:J=1,K=0;Q’=1B:J=0,K=1;Q’=1(Q’=0无法实现，不能再次翻转）C:J=1,K=1;Q’=1(不翻转）CP=1期间的所有输入都会影响结果，抗干扰能力仍然不理想285.1.4边沿触发器主从触发器虽然能做到在一个时钟周期内只翻转一次，解决了空翻问题；但CP=1期间的输入仍能对输出产生影响，抗干扰能力仍不理想。边沿触发器——输出只和时钟的上升沿(或下降沿)时刻的输入有关，和时钟保持期间的输入变化无关。295.1.4.1CMOS传输门构成的边沿触发器2、工作原理：1、电路结构高阻高阻QTG3TG4CPCPQTG1TG2CPCPDQ’CP=1期间：TG1,TG4开通，TG2,TG3关闭Q’=D， 从触发器构成反馈锁定输出不变30TG3TG4CPCPQTG1TG2CPCPDQ’Q’高阻高阻CP10:TG1,TG4关闭，TG2,TG3开通,主触发器构成反馈Q’输出锁定，Q’输出为CP10时刻的D,从触发器输出开通，功能：Q的取值只取决于CP10时刻的D，Q=D310001Qn+1CPD3、特性方程和真值表tOCPtODtOQ’tOQ只在CP下降沿有效，CP=1,CP=0,CP上升沿D保持不变325.1.4.2维持阻塞边沿触发器1、电路结构:2、工作原理：1110011001111100110RD=1,SD=0时：Q=1, Q=?CP=1时Q=0CP=0时Q=0RD=1,SD=0时：Q=1, Q=0,不考虑CP、DRD=0,SD=1时：Q=0, Q=1,不考虑CP、DRD/SD称为异步复位/置位端SDRDDQQCPDQQCPG6G5G3G4G1G2G1,G2构成基本RS触发器，Q3~Q6构成互锁。3300不考虑RD/SD的功能，研究CP,D与QCP=0时，G3,G4封锁