数电 锁存器和触发器计科

第一页，共五十七页，2022年，8月28日15.1概述电路某一时刻的输出状态，不仅取决于同一时刻输入状态的组合，而且和电路原来的状态有关。必须含有存储电路，以记录以前的状态。

1、组合逻辑电路：电路某一时刻的输出状态，只取决于同一时刻输入状态的组合，而与电路原来的状态无关。2、时序逻辑电路:锁存器和触发器——时序逻辑电路的基本逻辑单元一、数字电路的分类:*第二页，共五十七页，2022年，8月28日2二、锁存器与触发器能存放一位二进制数或码的最简单的时序电路,是时序逻辑电路的存储单元电路。共同点：

1、具有0和1两个稳定状态，一旦状态被确定，就能自行保持。一个锁存器或触发器能存储一位二进制码。

2、能根据输入置0或置1。

3、当输入信号消失后，获得的新状态能保持下去——记忆功能。*第三页，共五十七页，2022年，8月28日3锁存器---对脉冲电平敏感的存储电路，在特定输入脉冲电平作用下改变状态。触发器---对脉冲边沿敏感的存储电路，在时钟脉冲的上升沿或下降沿的变化瞬间改变状态。

CP

CP

不同点：*第四页，共五十七页，2022年，8月28日4三、锁存器和触发器逻辑功能描述方法1、特性表(真值表、功能表)2、特性方程3、波形图(时序图)：直观描述输入信号、时钟信号、输出信号及电路状态转换与时间对应关系的图形。与组合逻辑电路不同点：变量中含电路的现态。描述电路的次态与现态及输入之间的关系式。现态：输入信号作用前的状态，用Qn表示。次态：输入信号作用后的状态，用Qn+1表示。4、状态图：描述锁存器和触发器的次态与输入、现态关系的图形。*第五页，共五十七页，2022年，8月28日5反馈四、双稳态存储单元电路

Q端的状态定义为电路输出状态。电路有两个互补的输出端1.

电路结构*第六页，共五十七页，2022年，8月28日62、数字逻辑分析——电路具有记忆1位二进制数据的功能。

如Q=1如Q=01001101100*第七页，共五十七页，2022年，8月28日75.2锁存器与非门的功能：有0出1，全1出0。则:其输入为0与非门输出为1（不管其它输入端状态如何）——称与非门关闭（或封锁）；当其输入为1时与非门的输出取决于其它输入端的状态——称与非门开通。G&L≥1GL或非门呢？当以一个输入端作为控制端时，先复习一个基本概念：控制端为1——封锁；控制端为0——开通。功能：有1出0；全0出1。*第八页，共五十七页，2022年，8月28日8、Q：两个互补输出端、Q＝0：锁存器“0”态、Q＝1：锁存器“1”态5.2.1基本RS锁存器由两个“与非”门（或或非门）交叉耦合构成。1、电路组成：两个输入端：规定：低电平有效符号SRQQSR初态：R、S信号作用前Q端的状态，用Qn表示。次态：R、S信号作用后Q端的状态，用Qn+1表示。&&SRQQR：复位端或置0输入端S：置位端或置1输入端低电平有效*第九页，共五十七页，2022年，8月28日01101但因Q=0封锁G1，所以保持，即Q=0保持→

有记忆功能。

R=0，S=1：此时，若R的低电平撤消，即R从0→1，2、逻辑功能分析10011但因封锁G2所以Q=1保持→

有记忆功能。

R=1，S=0：此时，若S的低电平撤消，即S从0→1，RSRSG1G2G1G2置0置1*

&

&

&

&第十页，共五十七页，2022年，8月28日101110001101互补关系破坏→锁存器的初态0保持不变设初态→锁存器的初态1保持不变→Q=0封锁了G1①②

R=1，S=1

R=0，S=0：若R、S加的低电平同时撤消，由于两个门的tpd不可能完全相同→锁存器状态不定。RSRSG1G2G1G2→Q=0封锁了G2111001状态不变*

&

&

&

&第十一页，共五十七页，2022年，8月28日113、特性表（功能表）Qn

：原状态或现态Qn+1：新状态或次态4、波形图初态Q=0真值表

R

S

Qn+1

0 1 0置0 1 0 1置1 1 1 Qn保持现态0 0 不定 （简化）RS同时由0变为1时状态不定不同，锁存器的状态同R！约束条件：R+S=1(不能同时为0)第十二页，共五十七页，2022年，8月28日125、由或非门组成的基本RS锁存器QRS(2)逻辑符号(1)电路组成高电平有效G11RSQG21高电平有效*第十三页，共五十七页，2022年，8月28日13(3)工作原理S=0、R=0保持（状态不变）00若初态Qn=1101若初态

Qn=001000

≥1

Q

Q

R

G1

G2

≥1

S

“1”保持不变“0”保持不变*第十四页，共五十七页，2022年，8月28日14无论初态Qn为1或0，锁存器的次态都为0态。信号消失后新的状态将被记忆下来。10若初态Qn=1110若初态Qn=0100101S=0、R=1置0*0第十五页，共五十七页，2022年，8月28日15无论初态Qn为1或0，锁存器的次态为1态。信号消失后新的状态将被记忆下来。01若初态Qn=1101若初态Qn=0010110S=1、R=0置1*第十六页，共五十七页，2022年，8月28日161100S=1、R=1无论初态Qn为0或1，触发器的次态、都为0。状态不确定约束条件:SR=0当S、R同时回到0时，由于两个与非门的延迟时间无法确定，使得触发器最终稳定状态也不能确定。触发器的输出既不是0态，也不是1态。*第十七页，共五十七页，2022年，8月28日17(4)真值表

（简化）S R Qn+1

0 0 Qn

不变0 1 0置0 1 0 1置1 1 1 不定 SR不同，锁存器的状态同S！约束条件:SR=0注意与与非门构成的SR锁存器的区别思考：完整的真值表*第十八页，共五十七页，2022年，8月28日18SRQnQn+1000000110100011010011011110×111×QnSRQn+1001×110×1000011110基本RS锁存器完整真值表特性方程：不定置0置1Qn（不变）*（5）状态方程(特征方程)——可由完整的真值表导出。第十九页，共五十七页，2022年，8月28日19(6)工作波形此波形是正常工作波形。保持保持保持保持若输入信号违反约束条件，情况如何？正脉冲触发置1*第二十页，共五十七页，2022年，8月28日20SR例5.2.1

已知基本RS锁存器（或非门构成）S、R端的输入波形，试画出输出端Q、Q的波形。QQ01状态不定！设初态QRS理解状态不定的含义！*第二十一页，共五十七页，2022年，8月28日21(1)各个状态分别用一小圆圈表示,圈内注明状态名或取值。S0(3)在连线一侧标注输入/输出（或标注输入=？）状态图的画法：(2)用带箭头连线表示电路状态的转换：箭尾—现态箭头—次态*（6）状态图(或状态转移图)描述次态/输出与现态/输入之间关系的图形。第二十二页，共五十七页，2022年，8月28日22（6）状态图(或状态转移图)*真值表

（简化）S R Qn+1

0 0 Qn

不变0 1 0置0 1 0 1置1 1 1 不定 01S=1，R=0S=0，R=10==RS,FF==RS,0第二十三页，共五十七页，2022年，8月28日236、基本RS锁存器的特点

i)电路具有记忆功能，即：有两个稳态（Q=0或Q=1）———可用于表示两种对立的逻辑状态或二进制数0和1；

ii)电路状态的转换依赖于外加输入电平，

（若电路原来状态为0态，如何使之变为1态呢？S加高电平；反之········）通常称此锁存器为置0、置1锁存器或复位、置位锁存器。（※用小圆圈表示低电平或逻辑0有效！）

iii)动作特点：由于R、S直接加至输出门的输入端，则输出在RS的全部作用时间内敏感。

iv)有约束条件：RS=0

(不能同时为1)*第二十四页，共五十七页，2022年，8月28日241、电路组成及逻辑符号输入控制门基本RS锁存器使能信号

国标逻辑符号两个与门两个或非门构成的基本RS锁存器高电平有效逻辑门控RS锁存器——同步触发器为协调各部分的动作，加控制门，引入使能信号E（或时钟信号），使其只在使能信号E到来时，才按照输入信号改变其状态。*第二十五页，共五十七页，2022年，8月28日2、逻辑功能分析：

S=0，R=0：Qn+1=Qn

S=0，R=1：Qn+1=0

S=1，R=1：Qn+1=ФE=1：E=0：状态发生变化，等价于由或非门组成的基本RS锁存器状态不变Q3=SQ4=R状态不定SR不同时，Qn+1同S*

S=1，R=0：Qn+1=1第二十六页，共五十七页，2022年，8月28日263、特性表ERSQnQn+10xxxQn1000010011101011011111000110101110不定1111Qn不变置1置0E=1时有效现态：E作用前的状态次态：E作用后的状态RS不同时Qn+1=SRS不同Qn+1=S禁止态R

S

Qn+1

0 0 Qn0 1 11 0 01 1不定简化真值表E高电平有效！*第二十七页，共五十七页，2022年，8月28日274、波形图初态为0*第二十八页，共五十七页，2022年，8月28日285、动作特点：

1)只有当使能信号有效时，才能把输入信号的状态反映到输出端。

2)在使能信号全部作用时间内，对输入信号敏感。即，在E有效时，R、S的改变都将引起输出状态的改变。

——通过控制E端电平，可以实现多个锁存器同步进行数据锁存。即：此种锁存器的触发只是被控制在一个时间间隔内，而不是控制在某一时刻进行。

3)仍有约束条件，RS=0（R、S不能同时为1），否则输出状态不定。*第二十九页，共五十七页，2022年，8月28日295.2.4D锁存器1、逻辑门控D锁存器国标逻辑符号(1)逻辑电路图反相器G5使R=SE=1时，Qn+1=S=D只有一个数据输入端！*第三十页，共五十七页，2022年，8月28日30E=0不变S=0R=1D=0Q=0D=1Q=1E=1S=1R=0D锁存器的功能表置10111置01001保持不变不变×0功能QDEQ(2)逻辑功能：E=1时，Qn+1=S=D*第三十一页，共五十七页，2022年，8月28日312、传输门控D锁存器

②E=0时①

E=1时(a)电路结构TG2导通，TG1断开

TG1导通，TG2断开Q=DQ不变TG1与TG2工作在互补状态！因为控制信号反相！(b)工作原理逻辑功能同上。*第三十二页，共五十七页，2022年，8月28日32(c)

工作波形在E=1的全部时间内输出对输入信号敏感！E=1时，D有变化E=1时，D有变化②E=0时,①

E=1时,Q=DQ不变*第三十三页，共五十七页，2022年，8月28日33主从触发器主锁存器与从锁存器结构相同1、电路结构TG1和TG4的工作状态相同TG2和TG3的工作状态相同四个传输门中时钟脉冲

5.3触发器的电路结构和工作原理*第三十四页，共五十七页，2022年，8月28日342、工作原理：TG1导通，TG2断开——输入信号D送入主锁存器。TG3断开，TG4导通——从锁存器维持在原来的状态不变。(1)CP=0时:

=1，C=0，Q跟随D端的状态变化，使Q=D。

DD*第三十五页，共五十七页，2022年，8月28日35(2)CP由0跳变到1

:

=0，C=1，触发器的状态仅仅取决于CP信号上升沿到达前瞬间的D信号TG3导通，TG4断开——主锁存器Q的信号送Q端。TG1断开，TG2导通——输入信号D不能送入主锁存器。主锁存器维持原态不变。

DDQ=Q=D即:Qn+1=D上升沿前瞬间的D

*第三十六页，共五十七页，2022年，8月28日36典型集成电路双D触发器74HC/HCT74即属于此种结构。

74HC/HCT74的功能表LHH↑HHHLL↑HHQn+1DCPHH××LLHL××LHLH××HLQDCP输出输入国标逻辑符号具有直接置1、直接置0，正边沿触发的D触发器直接（异步）置1、置0端（低电平有效）正边沿触发器符号3、典型集成电路*第三十七页，共五十七页，2022年，8月28日375.3.2维持阻塞触发器1、电路结构

置0维持线响应输入D和CP信号根据确定触发器的状态三个由与非门构成的RS基本锁存器置1维持线置0阻塞线置1阻塞、置0维持线*第三十八页，共五十七页，2022年，8月28日383、逻辑功能：

与前面所讲的CMOS主从D触发器相同，也属于D边沿触发器，CP上升沿触发。Qn+1=D

典型集成电路有：

74LS74

——TTL系列双D上升沿触发器

74HC/HCT74

——CMOS系列双D上升沿触发器有直接（异步）置0置1端。低电平有效国标逻辑符号2、工作原理（不讲）：正边沿触发器符号*第三十九页，共五十七页，2022年，8月28日395.3.3利用传输延迟的触发器内部电路和工作原理：P154~155不讲！属于JK触发器：有两个输入端J、K，但无约束条件!典型集成电路:74F112（实验）

——双JK触发器真值表Qn 0 1 Qn

0 0 0 1 1 0 1 1Qn+1 CP J K不变置0翻转置1J、K不同，Qn+1同J国标逻辑符号1J1KSRC11Q1QCP1RD1SD1J1K74F112-1负边沿触发器符号*第四十页，共五十七页，2022年，8月28日405.4

触发器的逻辑功能概述1、何谓触发器的逻辑功能？触发器的逻辑功能是指触发器的次态与现态、输入信号之间的逻辑关系。T触发器正边沿D触发器

CP主从JK

触发器脉冲触发主从结构T触发器ˊ负边沿JK触发器带置0置1功能的D触发器*常用触发器逻辑符号：第四十一页，共五十七页，2022年，8月28日2、注意区分逻辑功能和电路结构的不同概念：

同一逻辑功能的触发器可以用不同的电路结构来实现。例如主从结构D触发器和维持阻塞D触发器。

而用同一基本电路结构，经适当的变换，也可以构成不同逻辑功能的触发器。

——触发器逻辑功能转换。3、关于状态图：

描述次态/输出与现态/输入之间关系的图形。第四十二页，共五十七页，2022年，8月28日42例(1)各个状态分别用一小圆圈表示S0(3)在连线一侧标注输入/输出（或标注输入=？）D触发器100/01/10/01/1011x/1x1/0x0/10x/0JK触发器Q0nD/Q0n+1Q0nJK/Q0n+1※X为任意值状态图的画法：(2)用带箭头连线表示电路状态的转换：箭尾—现态箭头—次态第四十三页，共五十七页，2022年，8月28日435.4.1D

触发器1、功能表Qn

DQn+10000111001112、特性方程Qn+1=D

3、状态图5.4.1-5.4.5各种触发器小结*第四十四页，共五十七页，2022年，8月28日443、状态转换图

翻转10011111

置111010011

置000011100状态不变01010000

说明Qn+1QnKJ1、功能表

2、特性方程5.4.2JK

触发器J、K不同，Qn+1同J*第四十五页，共五十七页，2022年，8月28日45

例

设下降沿触发的JK触发器时钟脉冲和J、K信号的波形如图所示，试画出输出端Q的波形。设触发器的初始状态为0。011翻转11翻转01置010置101置000保持*第四十六页，共五十七页，2022年，8月28日465.4.3T触发器特性方程状态转换图特性表011101110000T逻辑符号

保持翻转*第四十七页，共五十七页，2022年，8月28日475.4.4T′触发器国际逻辑符号特性方程时钟脉冲每作用一次，触发器翻转一次。当T触发器的T输入端固定接高电平，构成T′触发器T=1*第四十八页，共五十七页，2022年，8月28日48、RS

触发器1.特性表2.特性方程3.状态图Qn

SRQn+1000000100101011不确定100110101101111不确定

SR=0（约束条件）具有置位、复位功能的触发器*第四十九页，共五十七页，2022年，8月28日495.4.6触发器功能转换1.D触发器 T触发器DQQCP=1T方法：将两种触发器的特性方程联立求解何谓T触发器?有控制端TT=0时，T=1时，即特性方程为：如何将D触