DSP原理与应用技术-考试-知识点-总结-太原理工大学-(届葬仪落任影汐)

DSP原应技考-识点-总-太工学-(届仪任整

———————————————————————————————作：————————————————————————————————日：2

第章系统的成/。图、系列DSPs的本点：哈佛结构、流水线操的哈结个存系统中设置了程序和数据两条总线，使数据吞吐率、系列在哈DSPs芯片的进（）被算数运算指令直接使用（2执、诺曼结构：将指、水操：TMS320F28128理解在级，条3

、点的点的DSPs（定点DSPs可浮运是要用软件点用、DSPs的算度量准：指（（每9、片主性：（1）低功耗压1.8V，压）（的44兆（3）3个，3个的（4SPI，两口，改McBSP（5）最多有入（）引、是推出代点、是位点DSPsTMS320C28x主部CPU组：产生数据和程4

的CPU，仿真逻辑、的功的定优特哈佛结构、CPU的要性）保（（5）、3种作式标、C28x模式及--的处-、CPU有主信（1）存储器接口信号：在并能根据不同的字16或位（2）时钟和控制信号：和视（3）复位和中断信号：用来产生硬件复位和中断，并用来监视中断（4）仿真信号：用来进行测试和调试。、CPU主单（（点MPY/ALU、口条地址总线：（1）（传送程序空间的读写地22间5

（2）DRAB（数据读地址总线）（3）（）32位9口条数据总线：（1）PRDB位（2）数线32位读取数据空间（3）DWDB数据/程序间写数据时用因为它们都要使用程序地线线DWDB6

10数页针DP直64个字的数65536个用。当CPU工作-个略DP寄存器的堆指（SP为16低64K(216)用将位16为高16作位址0400H栈SP总7

3.SP00000400H。4.将32位数低16。32,期望存储读写。6.如加过FFFFH，或者减少SP已经溢出并不程计器PC22达码第2段旦指令到2阶、态存1（VMAP位，量射决0：001：3FFFFFh。用SETC和指清0，复位时、振荡振振8

CLKIN外13（在X1和X2输在，X2、PLL被止当,则PLL被路被旁路，2PLL使能：使能PLL，在寄存器中值SYSCLKOUT=(XCLKIN*n)/2、3个32位、钟xmHz，

TDDRH:TDDR

PRDHPRD

TDDRH:TDDR

9

WDCLK=CLKOUT1WDCLK=CLKOUT1溢频：

f

f

1

=

1WDCLK、门作用喂不需屏“0x55+0xAA3个以看狗生冲号8位错误“喂（门狗（WDCR）（“、狗期式、和位4G和字、内SARAM同特（1）每个存储器块都可以被单独访问（2）每个存储器块都可映射到程序空间或数据空间，用以存放指令（3）每个存储器块在读写访问时等状为10

内SARAM的自特点：（1）复位时自动将堆栈指在M1（2）和受到代码DARAM：片内双访问存储器，每个机器周期可被访两、上OTP：一次性可编程存储器，只能编程一次，不能擦除。、采位格式访是偶地则CPU、（）映5用个尽不将配在XINTF行。、在上沿始。、对XINTF的/操的序都可分为三个阶段：建(Lead)（）和跟（在建立阶段，访问空间的片选信产生活阶段F2812号XRD低电到DSPs中低电（读（、义的关部钟为参考的因XINTF。可以：SYSCLKOUT或者SYSCLKOUT/2（默认11

XCLKOUT，XCLKOUT位配置XCLKOUT、XREADY信XTIMCLK，XREADY信信GPIO时包6有6作用以效消毛刺冲输信的扰（抗12解：如果采样窗口是六个采样那么只有当612

、屏中：这些中断可以用软件禁止或使能不屏中：将、个CPU级个位ISR）（每个存储单为位共32位（LSBs高6（、、VMAP功：向量表可以STI中VMAP为以开如果其值是3F由指令置1清0是1。、可蔽断括（TRAP指令）

NMI

3（）

RS

13

、位作：当复位输入信RS产生，CPU就出PC

3F

指PC由3F

的SP向地7、PIE:每个8内核条中断个PIE持96个不持个给CPU8、的中分3级：（1）外设中为1如果相应的中断使(位则外设向控IF向发（2）PIE级断PIE了向CPU14

：1～组12，入个中与剩余。，直向。，PIE和使位PIEIERx.y。组1NT1INTl2)都有一个位PIEACKx。（3）CPU级断CPU与相(IFR)位就，CPU不待使位、、外到的路用断求程（1）任何PIE组里PIE（2）模块识别组y（的中：PIEIFRx.y=1。（3）为了使能从PIE（PIEIERx.y=1在PIE组清0。15

（4）如果步骤（3）中的两个条件CPU位PIE传CPU（5）CPU（级的断x。（6）加入（CPU或bitx=1（INTM=0那么为服务。（7）CPU除EALLOW。（8）CPU从（9）对于复用中断用和在在PIEIFRx骤4它就会首如果PIE将响INTx.1作行或INT位被，CPU、持XINT1，XINT2，XINT13多片内设主要有（包16

、CPU定时、GPIO（PIE（（ROM管理（SCI外SPI总线多通道缓冲串行（和模数转换模（ADC）、EVA和作个件理模都含通用较/供8个、用时器和PWM产（1）定时2）生PWM3）为其他、通用计时器（位）用于4、钟最大是CPU。、器用（3）、用时的作式1止/保持式）续增数式：当计在下一个输入时0，为0～中（）向/计模数方向由确定：引0，若TDIRA/B引脚17

）续/计模。增减。别脚而是在计数值达到周期寄或（初值为、用时的较作器PWMTxPWM。通产生比较匹配事件将的=1（位目生供4个PWM输非称对波发在续/计模时产对波1次第1切换2次第2保持连增数式，生对波0（TxCNT）在为（TxCNT=TxCMPR直到（）如是0为0PWM引的平变：寄存器18

PR-CMPRPR-CMPR-CMPR、、8路3对由圈的PWM信号的2的、有6个捕获、早为，为低；QEP2，DIR9、SCI口要用与种有准步口设进通；系中多处器时作，SCI口作多理间行信协的道SCI奇溢2TSCI的主特数字式（；1-8116/FIFOSCI一数发格1个起；；个奇19

；个、SPI主应于理与EEPROM、Flash、实时钟AD转器等设件间通，通过SPI的主模也以持处器的信SPI接送16位发送SPI有/种作式，其工作模式的选择及

方SPICLK信号另方主控器连的理义eCAN模有32个能够实现、eCAN模CAN（CPK有个能，一CANCAN总据协议吧消息发送到消控器能含三分存储器管理单接收储32位消息控制对收20

为保箱RAM给CPK将给CPU息控制器在初，CPUMcBSPDSP了UI的设外McBSP收位串、CAN持种据格式：据远、误过帧。芯片的通缓串口为McBSP设（VBAP语音频带AIC、器）McBSP还收位串、的片内ADC12主要来个件：模拟转换单元（模拟多路复用器、采/数字转换单元（可编程转化排序ADC结和点16的8通A和B。两个独立8个通ADC模的要构点：16ADC的量=值ADCLO）启转序的发软件直接、EVA\EVB启21

、DSP最小系原框2、源压1.8V、内设22

第一章23

请比较哈佛构与诺依曼构的同。冯诺依曼结构采用代码与数据统一编址哈佛结构是独立编址的代码空间与数据空间完全分开。哈佛结构是不同于传统的冯诺依曼结构的并行体系结构要特点是将程序和数据存储在不同的存储空间中程序存储器和数据存储器是练个相互独立的存储器，每个存储器独立编址，独立访问，系统设置了程序、数据两条总线，数据吞吐率提高一倍。冯诺依曼结构是将指令、数据、地址存储在同意存储器中，统一编址，依靠指令计数器提供的地址来区分是指令数据还是地址取指令和取数据访问同一存储器，数据吞吐率低。的哪些特使其更合于控制领应用？每秒可以执行1.5亿次指令具有单周期位*32位的乘和累加操作功能片集成了128K/64K*16位的闪速存储器，可方便实现软件升级，片内还集成了丰富的外围设备，18*16的SARAM，标准串行通讯接口，串行外设接口。比较AT89S51单机和DSP的不同特点从结构，总，晶振内部资源，外资源进行比。AT89S51主要性能特点（1）4KBytesFlash片内的程序存储器（2）128Bytes的随机存取数据存储器（3）32个外部双向输入输出口，5个中断源（4）2个16位可编程定时器数器（5）片内振荡器和时钟电路与MCS-51兼容（6）全静态工作，0Hz-33MHz（7）三级程序存储器保密锁定，可编程串行通道（8）低功耗的闲置和掉电模式DSP的特点（1）多总线结构（2）流水线操作24

（3）专用的硬件乘法器（4）特殊的DSP指令（5）多机并行运行特性（6）快速的指令周期（7）低功耗（8）高运算速度第二章请简述F2812CPU内部寄存器的特和功能（1）累加器特点：分为独立的AH（高16位）和AL（低16位）功能：进行单周期数据传送，加法减法和来自数据存储器的宽度为32位的比较运算（2）结果寄存器（P、、）特点：PH（高16位）和PL（低16位）功能:主要用于存放乘法运算的结果（3）数据页指针（DP特点：复位后地址为0x0000，寻址64K页功能：对数据存储空间进行分页，提高运算速度（4）堆栈指针（SP）特点：低16位，高16位置0，复位后地址00000400H功能：对数据空间的低64K进行寻址（5）程序指针（PC特点：复位地址3FFFC0H功能：当流水线满时，22位PC指向流水线中到达译码2阶段的指令25

（6）中断寄存器（IFR、IER、）特点：IER和DBGIER可屏蔽功能：用于控制中断请分析

内部各模的时钟振荡器频率间的关。F2812内部各模块的时钟由振荡器送入CPU产生SYSCLKOUT提供内部的eCAN、SCI-A/BSPI、的时钟为（低速时钟ADC的时钟为HSPCLK（高速时钟）PLL有三种模式，因为有三种不同的系统时钟SYSCLKOUT，再设置相应寄存器，使得

SYSCLKOUTHISPCPSYSCLKOUTHISPCP*2)HISPCP

SYSCLKOUTLOSPCPSYSCLKOUT/(*2)LOSPCP在30.000MHz的晶振频下，如设置相关寄器使定器定1ms。令

.PLLDIS

，

在

PLLCR

寄

存

器

中

写

入

10

，

XCLKIN*30*10MHzMHz2f

TINT

11*10

H

3

由

TINT

f

*

1即031506*

1令TDDR+1=150PRD+1=1000得TDDR=149PRD=999设置TDDRH:TDDR=149PRDH:PRD=999假设OSCCLK为12.000MHz，WDCR的位WDPS（）设置为2请问最需26

要多少间进行“喂”操作喂狗周期

OSCCLK21.8ms512/WDPS/WDCNTR(712MH///256第三章1.请分析通过GPIO有几种方法外输出字量或1设置GPxDATGPxSETGPxCLEAR

GPxDAT.bit0111

引脚输出数字量0110第四章请画图说明断向、中断量表中断向号、中断服程序入地址、中断向量址在存储空的关系简述在连续增计模式下产生对称PWM波的工作理，写出占比表达式当通用定时器工作在连续递增模（模式2以产生非对称PWM波形计数操作开始前为0（低电平持不变直到比较匹配发生比较比配时切换输出状态为1（高电平有效到当前计数周期结束（发生周期匹配出电平保持不变果下一个周期新的比较寄存器的值不是0，则在匹配周期结束后复位为027

TCMPR占空比11T1简述在增/减数模式，产生对称PWM波形的工作原理，出占空表达式。当通用定时器工作在连续递增/计数模（模式4以产生对称PWM波形，波形发生器的输出由以下情况确定（假设PWM输出为高电平有效数操作开始前为（低电平持不变直到第次比较匹配发生，第1次比较匹配时，切换输出位高电平保持不变直到第2次比较匹配发生第2次比较匹配时再次切换输出为低电平PRCMPR)TCMPR占空比112PRTPR1简述使用PIE控制器的复中断的作过程。（1）外设级中断。某个外设产生中断时，与该事件相关的中断标志位（IF）会在这个外设的寄存器中置1如果相应的中断使能位（）置位，则外设向PIE控制器产生一个中断请求，如果该中断在外设级使能无效，则相应的IF位会一直保持直到采用软件清除它为止如果在以后使能该中断且中断标志位仍然置位，那么就会向发送一个请求，需注意的是外设寄存器中的中断标志必须采用软件进行清除。（2）PIE级中断。块复用8个外设和外部的中断引脚向CPU申请的中断，这些中断被划分为12个组PIE组1-PIE组12每一组内的中断被多路复用为1个CPU中断，与其他中断相连接的中断源不是多路复用的，非多路复用的中断直接向传送中断请求，而无需经过，某个外设中断源一旦PIE控制器发出请求，在中的其相应的中断标志（PIEIFRx.y）就会置位，如果该特定中断的PIE中断使能位（PIEIERx.y）也置位，则PIE将检查的相应位以确定该组所对应的级中断是否准备好，如果该组的PIEACK.x位已经清0，则PIE将向CPU发出中断请求，如PIEACK.x位为1则将一直等待该位清0.后向INTx发出请求。（3）CPU级中断。一旦某个中断请求被送往CPU，CPU级中与INTx关的中断标志位IFR）就被置位，该标志位被所存IFR后CPU不会马上就去执行相应的中断而是等待使能IER寄存器，或者使能寄存器，并对全局中断屏蔽位INTM进行适当的使能时，才会响应中断请求。在通常情况下，CPU处在标志中断控制过程中，并不使用寄存器，而当F2812处于另一种中断处理过程即实时仿真模式且暂仿CPU28

寄存器并且忽略INTM位在DSP处于实时仿真模式且CPU运行时则使用标准的中断处理过程然后CPU准备去响应中断在准备过程中CPU寄存器IFR和IER中的相应位被清EALLOW和LOOP清0INTM及DBGM被置1流水线被清空储存返回地址并自动保存有关信息然后从PIE模块中取出ISR自量，假设该中断请求来自一个多路复用中断，PIE模块将使用PIEI